【SystemVerilog基础】SystemVerilog语法之逻辑等（==）、全等（===）和匹配等（==?）

已于 2022-01-22 20:15:39 修改
阅读量3.1k 收藏 7
点赞数 1
CC 4.0 BY-SA版权
分类专栏： # SystemVerilog基础 文章标签： SystemVerilog语法
于 2022-01-07 22:52:58 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/122366060

有感：作为硅农，我们的世界不仅仅是0和1的苟且，还有x和z的恐惧。

文章目录

前言

首先，来认识一下这几个符号的等于和不等的写法：

  • 逻辑等（==）和 逻辑不等（!=）
  • 全等（===）和 不全等（!==）
  • 通配符等于（==?）和 通配符不等（!=?）

在这里插入图片描述
其次，再复习一下基本的单比特与运算、或运算，其真值表如下：

在这里插入图片描述<

了解本专栏 订阅专栏 解锁全文
【SystemVerilog基础】约束中的等效表达式“==”
悟已往之不谏 知来者之可追
02-20 673
SystemVerilog 中约束的等效表达式“==”一些记录~
Verilog和systemverilog中的“==”和“===”区别
weixin_49816194的博客
11-27 912
对于等式运算符中的操作数有三态的变量，建议使用“===”和“！==”，如果不清楚等式运算符的操作数是否为三态的，也。Verilog和systemverilog中有两种类型的等式。
Verilog/SystemVerilog中==和===的区别
majingjaor的博客
03-02 8255
https://stackoverflow.com/questions/5927615/what-is-the-difference-between-and-in-verilog A : if (dataoutput[7:0] == 8’bx) begin B : if (dataoutput[7:0] === 8’bx) begin After executing dataoutput = 52...
systemverilog学习 === 随机化约束（完结）
weixin_45614076的博客
08-15 2637
systemverilog学习 随机化约束（完结）
[SystemVerilog语法拾遗] ===和!==运算符使用注意事项
sunstat的博客
10-07 692
本文讨论的四值运算符===和!==的使用场景以及注意事项，希望能对大家验证过程中写模型有所帮助。
systemverilog ===
07-28
- *1* *2* *3* [【SystemVerilog基础】SystemVerilog语法之逻辑等（==）、全等（===）和匹配等（==?）](https://blog.youkuaiyun.com/ReCclay/article/details/122366060)[target="_blank" data-report-click={"spm":"1018...
[SV]SystemVerilog中，系统函数$cast()的作用是什么？
最新发布
元直的博客
05-02 580
在面向对象编程 (OOP) 中，类的继承关系允许父类句柄指向子类对象（向上转换，upcasting），这是多态性的基础。为了访问子类特有的功能，需要将父类句柄转换为子类句柄（向下转换，downcasting）。它主要用于将一个父类类型的句柄转换为子类类型的句柄，以便访问子类特有的属性或方法。是一种用于类型转换的机制，专门用于在类层次结构中进行句柄的转换，通常用于将父类句柄转换为子类句柄（也称为向下转换，downcasting）。的作用、用法以及为什么需要将父类句柄转换为子类句柄。
systemverilog中的bind语法
03-30
好的，我现在需要回答用户关于SystemVerilog中bind语法的问题。首先，我要确保自己正确理解bind的作用和用法。根据我之前学到的知识，bind主要用于将模块实例绑定到另一个模块或实例中，这样可以方便地将验证结构或...
system verilog
10-25
riscv flow , use the riscv control the simulation , for example system
systemverilog
09-12
本书讲解了SystemVerilog语言的工作原理，介绍了类、随机化和功能覆盖率等测试手段和概念，并且在创建测试平台方面提供了很多引导性的建议。本书借助大量的实例说明SystemVerilog的各种验证方法，以及如何根据实际的应用情况选择最优的方法达到尽可能高的覆盖率。而且，重点演示了如何使用面向对象编程(OOP)的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台，此外，还论述了SystemVerilog与C语言的接口技术。
systemVerilog语法（一）
南国之邱
02-11 3万+
一、验证导论： 作为一个验证工程师，最重要的原则是“程序漏洞利大于弊” 设计流程：1）阅读硬件规范，解析其中的自然语言表述。2）使用RTL代码之类的机器语言创建相应的逻辑。 验证流程：1）阅读硬件规范，制定验证计划。2）创建测试来检查RTL代码是否实现所有特性。 单一的BFM测试平台： 多个BFM测试平台：二、数据类型： 1、Logic：任何使用wire或者reg的信号在测试平台是都可
SystemVerilog语法
青春易逝，愿不负昭华，期待梦与远方
06-14 987
参考[SV]SystemVerilog語法小結
verilog的“==”与“===”
qq_28238141的博客
03-14 1万+
以下内容对于System Verilog也是适用的。 verilog中有两种类型的等式运算符：logical equality/inequality和case equality/inequality 首先上述表格中四种等式运算符具有相同的优先级，四种运算符会将两个操作数做逐位比较，如果两个操作数的位宽不一致，那么位宽较小的操作数高位补0，然后再进行比较 对于logical equality和logical inequality运算符（“==”和“！=”），如果操作数中出现x态位或z态位（高阻.
system verilog语法
qq_39543837的博客
09-10 5915
几乎通用的数据类型——logic 是4态数据类型的变量，只允许使用一个驱动源，或者来自于一个或者多个过程快的过程赋值。 位宽可变，logic类型可以替代所有其他类型，包括reg类型。 wire数据类型仍旧使用的原因：多驱动源总线，如多路总线交换器；双向总线（两个驱动源）。 bit是两态数据类型。 system verilog对端口的定义没有限制。 typedefine——用户定义的类型...
（2）打两拍SystemVerilog描述
kouq123的博客
11-20 694
2.02 打两拍SystemVerilog描述 2.2.1 本节目录 第一，章节目录； 第二，前言； 第三，FPGA简介； 第四，SystemVerilog简介； 第五，打两拍SystemVerilog描述实例; 第六，结束语。 2.2.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.2.3
Verilog与SystemVerilog——运算操作符
热门推荐
Mr.翟的博客
05-24 5万+
文章目录一、算术操作符（+ - * / % **）二、相等操作符（==  ! =   ===  ! ==  ==？  ！=？）三、逻辑操作符（&& || ！）四、按位操作符（~ & | ^  ^~或 ~^）五、缩减操作符（& ~& |  ~|  ^  ~^）六、移位操作符（<< >> <<< >>>）七、关系操作符（> < >= <=）八、条件操作符（？：）九、拼接和复制操作符
verilog/system verilog语法
rainyhello的专栏
07-14 2019
1，system verilog 的关键字logic是数据类型，不是变量类型，表示该信号有四态值，0，1，x，z。logic单独使用时，暗示这是一个变量，两个关键字组合声明var logic，或者wire logic。
systemverilog语法基础
07-23
SystemVerilog是一种硬件描述语言（HDL），用于描述数字电路的行为和结构。它是Verilog语言的扩展，引入了许多新的特性和语法。 以下是SystemVerilog的一些基础语法： 1. 模块定义：使用`module`关键字定义模块，模块是SystemVerilog中的基本构建单元。例如： ``` module MyModule(input wire clk, input wire rst, output reg data); // 模块内部逻辑 endmodule ``` 2. 端口声明：模块的输入输出端口使用`input`和`output`关键字声明，可以使用`wire`或`reg`类型进行声明。例如： ``` input wire clk; // 输入端口 input wire rst; output reg data; // 输出端口 ``` 3. 数据类型：SystemVerilog支持多种数据类型，包括整数、浮点数、位向量、数组等。例如： ``` int a; // 整数类型 real b; // 浮点数类型 bit [7:0] c; // 8位位向量类型 reg [3:0] d; // 4位寄存器类型 int e [3:0]; // 整数数组类型 ``` 4. 运算符：SystemVerilog支持常见的运算符，包括算术运算符、逻辑运算符、位运算符等。例如： ``` a = b + c; // 加法 d = a & b; // 位与 e = (a > b) ? c : d; // 条件运算符 ``` 5. 控制语句：SystemVerilog支持常见的控制语句，如条件语句、循环语句等。例如： ``` if (a > b) begin // 执行语句 end else if (a < b) begin // 执行语句 end else begin // 执行语句 end for (int i = 0; i < 10; i++) begin // 循环体语句 end while (condition) begin // 循环体语句 end ``` 这些是SystemVerilog的一些基础语法，还有其他更高级的特性和语法可以用于描述复杂的数字电路。希望这些信息对你有帮助！如果你还有其他问题，请继续提问。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值