- 博客(25)
- 收藏
- 关注
RSS订阅原创 蓝桥杯/单片机——定时器/计数器和
定时器/计数器的核心部件是一个加法计数器，其本质是对脉冲进行计数。只是计数脉冲来源不同:如果计数脉冲来自系统时钟，则为定时方式，此时定时器/计数器每12个时钟或者每1个时钟得到一个计数脉冲，计数值加1;如果计数脉冲来自单片机外部引脚(T0为P3.4，T1为P3.5，T2为P3.1)，则为计数方式，每来一个脉冲加1。
2025-01-27 21:39:20
842
原创 Keil报错处理 ：ERROR: PREPROCESSOR: MACROS TOO NESTED / C51 FATAL-ERROR /ACTION: PARSING SOURCE-FILE
如下图的代码，.c和.h文件都包含了一下，就导致了问题，大家可以去掉一个，或者加上。#ifndef进行判断是否已经引用，防止多次嵌套引用。宏定义嵌套太多。头文件引用错误导致的。
2024-12-31 19:13:13
483
原创 Keil警告问题：warning: #550-D: variable “_hue“ was set but never used/Keil 68,111,550 三种警告
Keil警告问题：warning: #550-D: variable "_hue" was set but never used
2024-12-28 21:26:18
312
原创 信号特征提取及处理/FFT实现/FFT和IFFT(MATLAB)/含噪声信号频域简单幅值阈值处理/频谱分析/
虽然能够实现时域到频域的转换，但计算复杂度极高，对于大规模数据的处理效率十分低下。直到快速傅里叶变换（FFT）算法的出现，才极大地改变了这一局面。FFT 算法利用了信号的对称性和周期性等特性，将 DFT 的计算复杂度从原本的 大幅降低到 ，使得在实际应用中对信号进行实时、高效的频域分析成为可能。其像 “时光倒流” 的魔法，可以将频域信号精准地还原回时域，保障了信号处理过程的可逆性与完整性。FFT（快速傅里叶变换）与 IFFT（快速傅里叶逆变换）非常实用。
2024-12-28 20:14:45
1100
原创 FPGA/Verilog,Quartus环境下if-else语句和case语句RT视图对比/学习记录
RTL（Register - Transfer - Level）视图：是一种硬件描述语言的抽象层次，用于描述数字电路中寄存器之间的数据传输和操作。在这个层次上，可以看到电路的基本结构，如寄存器、组合逻辑、多路复用器等。if - else 语句：是一种条件语句，根据给定的条件表达式的值来选择执行不同的语句块。在 Verilog 中，它用于实现具有优先级的条件判断逻辑。case 语句：也是一种条件语句，用于根据表达式的值从多个分支中选择一个执行。它通常用于实现多分支的平等选择逻辑
2024-11-13 21:27:41
589
原创 MATLAB函数处理数据梳理，得到(幅频响应和相频响应），以便于启发STM32实现方法,STM32 FFT测量相位(是重点，在后面)
函数描述Y = fft(X)用快速傅里叶变换 (FFT) 算法计算 X 的离散傅里叶变换 (DFT)。如果 X 是向量，则 fft(X) 返回该向量的傅里叶变换。如果 X 是矩阵，则 fft(X) 将 X 的各列视为向量，并返回每列的傅里叶变换。如果 X 是一个多维数组，则 fft(X) 将尺寸大小不等于 1 的第一个数组维度的值视为向量，并返回每个向量的傅里叶变换。注意这里第一个尺寸不为1是指一个矩阵的第一个尺寸不为1的维。比如一个矩阵是2*1，那么第一个尺寸不为1的维就是行（尺寸为2）。
2024-11-11 08:48:10
1298
原创 Verilog设计一个0-9999的十进制计数器，要求带同步高电平复位功能。
Verilog设计一个0-9999的十进制计数器，要求带同步高电平复位功能。
2024-11-06 09:15:00
516
原创 Quartus提示:‘Chain3.cdf has been modifed, Do you want to save your changes?/Chain3.cdf has been modife
Chain3.cdf has been modifed
2024-11-06 09:06:29
324
原创 FPGA仿真时modelsim出现红线（不定态StX）与蓝线（高阻态HiZ）
FPGA仿真时modelsim出现红线（不定态StX）与蓝线（高阻态HiZ）
2024-10-28 19:28:38
832
原创 Modelsim波形仿真错误：Port ‘ data 2 ‘ not found in the connected module (6th connection).
报误：Port ' data 2 ' not found in the connected module (6th connection).
2024-10-26 17:03:41
371
原创 FPGA波形查看(Quartus II)ModelSim软件，查看测试的输入输出变量、内部变量的Wave(数值变化)
FPGA测试中，仿真时经常要用到ModelSim来观察在给定条件下输入输出变量的状态波形ModelSim 软件使用时，有时候默认只会出现输入变量、输出变量但是ModelSim不仅可以观察Out In 还可以观察认为定义的内部变量 Internal
2024-10-26 16:49:13
1076
原创 Quartus 软件报错：Error (10170): Verilog HDL syntax error XX near text “always“； expecting “end“
问题解决
2024-10-14 17:34:02
4456
原创 分享_简易广告牌_课设(Proteus+51单片机_仿真设计实现)(16*16LED点阵)(电子线路实践)(点阵屏显示原理)
本项目旨在设计并实现一种基于微控制器控制的点阵屏显示系统。点阵屏是一种通过控制半导体发光二极管（LED）的亮灭来显示文字、图形和图像等信息的显示屏幕。本项目通过选择合适的微控制器作为主控器件，结合LED点阵模块、驱动电路和必要的外围电路，构建一个功能较为完善的点阵屏显示系统。
2024-09-30 20:13:44
1680
原创 隔直电容选取及大小选择
这样的隔离并非是将其所有的性能全部隔绝，而是能够在隔离的同时承担信号的传输性能、相对来说，传输过程中，电容越大，那么其所造成的信号损失自然是越小的。而从专家的角度来说，在选择隔直电容的时候，却并非是越大越好。应用准则【电容自谐振频率略大于信号频率】（或者【在自谐振频率大于信号频率的电容中，选择容值最大的那个】），上面四个电容中，7.5pF电容是最理想的隔直电容。隔直电容也叫耦合电容，它的大小主要是考虑频率响应，它与前级的输出电阻和后级的输入电阻有关，一般考虑阻抗匹配，前级的输出电阻和后级的输入电阻相当。
2024-03-25 19:19:14
2452
原创 三极管放大，失真模拟仿真设计(基于Multisim)
（单管）基于三极管的正常放大，顶部失真，底部失真，双向失真，交越失真的仿真电路及仿真结果
2024-02-20 18:21:56
7816
5
本报告重点介绍使用运算放大器的有源低通滤波器设计 低通滤波器通常用于在数据采集系统中实现抗混叠滤波 器 二阶滤波器的设计是需要考虑的主要主题 滤波器表是根据级联若于较低阶级以实现较高阶滤波器的想法开发
2025-01-01
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人