5、纳米计算中的缺陷与容错技术

纳米计算中的缺陷与容错技术

1. 纳米计算的容错优势

在纳米计算中，模块级冗余方法相较于不使用模块级冗余有显著改进。以NanoBoxes为例，其位级冗余发挥了重要作用。与传统CMOS因软错误导致的预期故障发生率相比，采用内部三模冗余（TMR）的NanoBoxes并在模块级使用TMR的处理器系统，能够承受比当代CMOS高20多个数量级的软错误率，且工作负载仍能100%正确运行。不过，本研究中NanoBoxes内的错误检测和纠错逻辑未进行故障注入，但考虑到系统面积成本约为不使用内部冗余和模块级冗余的NanoBoxes的9倍，该结果依然令人印象深刻。

2. 非传统计算模型与架构

2.1 神经网络

• 原理与挑战 ：过去二十年来，受生物启发的人工神经网络成为解决各种应用领域中复杂非线性问题的流行且有效的方法。它抽象了生物神经元和突触的特性，形成分布式计算网络。然而，纳米电子学实现神经网络面临挑战。例如，神经网络连接丰富，需要长距离通信，而纳米电子实现更倾向于局部互连和短距离通信；使用求和确定连接权重的神经网络，由于单电子晶体管的随机特性容易出错。
• 解决方案 ：Rouw等人提出基于局部互连的线性拓扑结构，利用时间延迟、Hebbian学习和经典条件反射作为训练方法。还有研究使用单电子锁存开关设计纳米级二进制权重、模拟信号（BiWAS）突触，并构建二维自适应突触阵列。不同拓扑结构的神经元密度有所不同，例如基于二维网格最近邻通信的拓扑结构，神经元密度可高达每平方厘米$10^8$个。
• 容错特性与方法