全MOSFET电压基准设计

一种用于低功耗SoC设计的具有‐50dB电源抑制比 @80 MHz的全MOSFET电压基准

摘要

本文提出了一种用于现代低功耗片上系统（SoC）应用的电压基准（VR），在这些应用中，高频电源纹波可能降低系统性能。通过采用紧凑型MOSFET低通滤波器，并结合实现宽带PSR的反馈技术，该VR在频率高达80 MHz时实现了优于50 分贝的PSR，这一性能是以往工作所未达到的。所提出的全 MOSFET VR采用标准0.18 μm CMOS工艺制造，在室温下功耗为550纳瓦，面积为0.0180 mm²，在−30 °C至80 °C范围内实现19 ppm/°C的温度系数（TC）。当电源电压从1.1 V至2.3 V阶跃变化时，线性调整率为0.098 %/V。

索引词

High电源抑制比, 全MOSFET, 亚1伏特, 无电阻, 非带隙, 低功耗

I. 引言

由于先进CMOS技术中供电电压的不断降低以及对低功耗移动设备的高需求，系统的动态范围显著缩小。此外，在近期片上系统应用中常见的高频开关转换器和高速数字电路所产生的噪声，导致了高频电源纹波[3]。这些纹波若未能被充分抑制，可能对系统性能造成不利影响，尤其是在射频应用中[1]–[3]。

作为现代SoC应用的关键部分，电压基准（VRs）必须能够抑制来自噪声电路的电源纹波[1]。大多数旨在提高VR对电源噪声免疫能力的技术可能需要附加放大器[6], RC滤波器、长沟道晶体管[1],共源共栅结构[5]或附加增益级[4]。因此，这些方案会带来芯片面积和功耗的代价。

随着人体网络的普及和物联网（IoT）的发展，低功耗和最小芯片面积已成为电压基准设计要求中的必要条件。因此，传统带隙基准（BGR）已逐渐成为一种缺乏吸引力的解决方案。弱反型设计[8]–[10]在低功耗应用中极具吸引力，但可能导致参考电压[8]出现高达15%变化。这是由于弱反型设计的晶体管比例匹配性能较弱于强反型设计 [11],[12]，以及弱反型晶体管模型的不准确性所致。此外，近期提出的超低功耗（纳瓦级）电压基准解决方案[7]–[10],未能在现代SoC应用所需的宽频率范围内实现高电源抑制比。

本工作提出了一种仅使用MOSFET的低功耗非带隙电压基准。在提出的稳压器中，采用了一个与绝对温度成正比（PTAT）的电压转换为与μpT²成比例的电流。该电流用于从二极管连接的 PMOS的VSG中提取温度稳定的参考电压。通过使用反馈和紧凑型全MOSFET无源低通滤波器，实现了在高达80 MHz的频率下优于−50 dB的电源抑制比。

本简报的其余部分安排如下：第二节介绍VR的工作原理。第三节给出结果与讨论，而第四节总结了本文提出的基于全MOSFET的新型VR在低功耗SoC应用中的优势。

II. 工作原理

复合晶体管用于产生一个与绝对温度成正比的电压，该电压随后被转换为与μpT²成正比的电流。该电流作为整个稳压器的偏置电流。最后，使用一个二极管连接的 PMOS晶体管来生成参考电压。图1显示了提出的稳压器的概念框图。

A. 复合晶体管PTAT发生器

与绝对温度成正比的电压通过两个工作在亚阈值区域的PMOS晶体管的VSG之差生成。图2a所示的复合晶体管为VR的偏置提供了所需的与绝对温度成正比的电压。该电路最初在[12]中提出。为了消除从源极到每个晶体管体区的体效应，这些晶体管被实现于各自的阱中。

弱反型区MOSFET的漏极电流I_D由以下表达式给出：
$$
I_D = I_s \left(\frac{W}{L}\right)\left(1 - e^{-\frac{V_{DS}}{V_T}}\right)e^{\frac{V_{GS} - V_{TH}}{mV_T}}
$$
其中 $I_s = (m - 1)\mu C_{ox} V_T$ 是特征电流，$m$ 是亚阈值区斜率因子，$V_T = \frac{kT}{q}$ 是热电压。

对于 $V_{DS} \geq 4V_T$，$V_{DS}$ 对电流的影响可以忽略[12],[13]。从图2，利用(1)，$V_{PTAT}$ 可表示为：
$$
V_{PTAT} = V_{SG1} - V_{SG2} = mV_T \ln(NK)
$$
其中 $N = \frac{SMQ2}{SMQ1}$，$S_x = \left(\frac{W}{L}\right)_x$，$K$ 为流过MPQ1和 MPQ2的电流之比。图2b显示了在工艺角下图2a中与绝对温度成正比的电压的仿真结果。

B. 恒定Gm偏置电路（CGBC）

在图3中，使用电压‐电流转换器将复合晶体管产生的与绝对温度成正比的电压转换为与μpT²成比例的电流，以用于稳压器的偏置。除工作于弱反型的MPQ1和 MPQ2晶体管外，所有其他晶体管均工作于强反型，以确保更好的晶体管比例匹配[11],[12]。

对于强反型中的MP1和MP2，
$$
V_{SGMP1} - V_{SGMP2} = V_{PTAT} = mV_T \ln KN
$$
$$
I_{BIAS} = \frac{k_p}{2}(mV_T \ln KN)^2 S_{MP1} \left[\sqrt{\frac{S_{MP1}}{S_{MP2}}} - 1\right]^2
$$
其中 $k = \mu C_{ox}$。$I_{BIAS}$ 由几何比率 $(S_{MP1}, S_{MP2})$ 以及电流比率 $K$ 决定。

迁移率的温度依赖性的表达式[14]为：
$$
\mu(T) = \mu_0 \left(\frac{T}{T_0}\right)^{\alpha_\mu}
$$
其中 $\mu_0$ 是在温度 $T_0$ 下的值，而 $\alpha_\mu$ 是迁移率温度指数。

由(4)和(5)可得 $I_{BIAS}$ 的TC为：
$$
TC_{I_{BIAS}} = \left(\frac{\partial I_{BIAS}}{\partial T}\right) / I_{BIAS} = \frac{2 + \alpha_\mu}{T}
$$
如图5b所示，偏置电流随温度升高而减小。这是因为在IBM 0.18微米工艺中，$\alpha_\mu$ 高于−2。

与仅有一个反馈环路的传统恒定跨导偏置电路不同，通过晶体管 MN0 和 MP0 增加了一条额外的反馈路径。这有助于通过调节 MN0 的栅极电压来最小化节点1和2之间的电压差值，而无需像传统偏置电路那样将 MN1 设置为二极管连接。该反馈有助于提高环路增益，从而改善偏置电路的电源抑制比。

环路补偿电容（CC）插入在高阻抗节点2和VDD处。这将通过 CC与$g_{mMP1} r_{dsMP1} R_A // r_{dsMN1}$形成主导极点。此外，CC可以连接在节点2和节点3之间，而不是连接在节点2与 VDD （或GND）之间。这种连接方式利用了从节点2到节点3的增益引入的密勒效应。

C. 生成参考电压（V_REF）

完整的电压基准电路如图4所示。由于晶体管 MP6工作在强反型区，参考电压（$V_{REF}$）可以表示为：
$$
V_{REF} = V_{SGMP6} = |V_{THMP6}| + \sqrt{\frac{2M I_{BIAS}}{k_p S_{MP6}}}
$$
主要由于 $V_{THMP6}$、$I_{BIAS}$和 $\mu_p$的温度依赖性。$V_{TH}$随温度线性下降，可用以下表达式进行一阶近似：
$$
V_{TH}(T) = V_{TH0} - \alpha_{VTH}(T - T_0)
$$
其中$V_{TH0}$是温度$T_0$下的$V_{TH}$，$\alpha_{VTH} = \left.\frac{\partial V_{TH}}{\partial T}\right|_{T=T_0}$。

由(7)式可知，$I_{BIAS}$（依赖于 $k_p(\mu_p C_{ox})$）消除了迁移率($\mu_p$)的温度依赖性对输出$V_{REF}$的影响。此外，由于$IBIAS$通过 $V_T$随温度的平方变化，因此(7)式中的$V_{REF}$可表示为：
$$
V_{REF} = V_{THMP6} + \alpha V_T
$$
其中
$$
\alpha = m \ln KN \sqrt{\frac{M S_{MP1}}{S_{MP6}}} \left[\sqrt{\frac{S_{MP1}}{S_{MP2}}} - 1\right]^{-1}
$$
$V_{REF}$不依赖于 $\mu_p$，从而具有更好的热稳定性。在IBM 0.18微米CMOS工艺中，大尺寸沟道PMOS的$\alpha_{VTH}$ 值为0.990 mV/°C。

通过将(11)设为零，根据该表达式实现零温度系数(ZTC)；
$$
k q \alpha = \alpha_{VTH}
$$
由于(12)是在某些近似和简化晶体管特性条件下成立的。该零温度系数（ZTC）的一阶条件是在忽略非理想效应的情况下计算得出的。因此，如果满足(12)，则(9)可写为
$$
V_{REF} = |V_{TH0,p}| + \alpha_{VTH} T_0
$$

D. PSR 和紧凑型 MOSFET 低通滤波器 (LPF)

考虑图4中的有源负载，稳压器输出端的电源噪声是通过栅极（路径P4）和源极（路径P1）的MP5的电源噪声之和。为了最小化输出端的噪声，需要使通过P4的电源纹波等于通过P1的噪声。

通过路径P1从电源噪声到节点4（$v_{REF1}$）的表达式为：
$$
v_{REF1} = \left(\frac{g_{mMP5}}{g_{mMP6}} + \frac{1}{g_{mMP6} r_{dsMP5}}\right) v_{dd}
$$
在节点4通过路径P4的假设 $g_{mMP4} \approx g_{mMN4}$ 可近似为，$v_{REF2}$ 为：
$$
v_{REF2} = -\frac{g_{mMP5}}{g_{mMP6}} (A_{CGBC} + 1) v_{dd}
$$
其中 $A_{CGBC}$ 是从电源到节点3的增益。式(14)中的第一项是由于通过P3的噪声，而第二项是由于通过P2的噪声。由(13)和(14)可得，节点4处的噪声为：
$$
v_{REF} = v_{REF1} + v_{REF2} = \left( \frac{1}{g_{mMP6} r_{dsMP5}} - \frac{g_{mMP5}}{g_{mMP6}} A_{CGBC} \right) v_{dd}
$$
同时，节点3的电压($v_3$)可以表示为：
$$
v_3 = \left[g_{mMP0} r_{dsMP0} \left(1 - \frac{g_{mMPQ1}}{g_{mMN1}}\right) + \frac{1}{g_{mMN0} r_{dsMP0}} + 1\right] v_{dd}
$$
如果 $g_{mMPQ1}$ 被设置为等于 $g_{mMN1}$，(16)简化为：
$$
A_{CGBC} = \frac{v_3}{v_{dd}} \approx \frac{1}{g_{mMN0} r_{dsMP0}}
$$
由(15)可知，当 $A_{CGBC} = \frac{1}{g_{mMP5} r_{dsMP5}}$ 时，输出端的漏极电流被抑制。这是通过将CGBC的本征增益设置为MP5实现的，且在CGBC的环路带宽内的频率下是可行的。在高频时，由于 MN0 − MN4、$A_{CGBC} \approx 0$的寄生电容，在输出端留下 $\frac{1}{g_{mMP6} r_{dsMP5}} v_{dd}$。

图4中的紧凑型MOSFET低通滤波器用于衰减输出端的高频电源噪声。由于该滤波器仅由MOSFET组成，MN6 （工作在强反型区）和MP7 （工作在截止区），相比具有相似带宽的RC滤波器，它占用更小的面积。尽管RC低通滤波器被广泛用于改善电压基准的电源抑制比，但MOSFET低通滤波器提供了一种更紧凑的解决方案。根据图4中的等效RC模型，该低通滤波器的传递函数可简化为：
$$
H(s) = \frac{1 + sC_A R}{1 + s(C_A + C_B)R} = \frac{1 + s/\omega_z}{1 + s/\omega_p}
$$
其中 $R \approx 1/g_{dsMP7}$, $C_A \approx C_{gdMP7} + C_{bdMP7}$, $C_B \approx C_{gsMN6} + C_{gdMN6}$。$C_A$ 和 $C_B$ 由基本的 MOSFET 电容方程估算得出。电阻 $R(1/g_{dsMP7})$ 可通过微分(1)并注意 $V_{SGMP7} = 0$ 来估算。
$$
g_{dsMP7} = \frac{\partial I_D}{\partial V_{DS}} = (m - 1)\mu C_{ox} V_T S_{MP7} \left(e^{-\frac{V_{DS}}{V_T}}\right) e^{-\frac{|V_{TH0,p}|}{mV_T}}
$$

III. 结果与讨论

提出的稳压器采用IBM 0.18微米CMOS工艺实现。由于工艺偏差和失配，通过调节输出端的偏置电流实现了5位二进制加权电流校准。该稳压器占用了0.018 mm²的面积，芯片显微照片如图6所示。

A. 测量设置与微调

温度性能测量的设置如图7b所示。采用超低输入偏置电流（TI-OPA 129）放大器作为外部缓冲器，以隔离直流万用表对电压基准芯片的负载影响。如图7b所示，为了避免TI-OPA 129的温度性能影响直流测试结果，电压基准芯片安装在独立PCB上，并单独放置于温控箱中。

PSR测量设置如图7a所示。在测量频率范围（10 Hz至80 MHz）内注入的电源纹波为400 mV P-P。在稳压器输出端连接一个高速放大器（TI-OPA 354）用于PSR测量。该放大器设计在测量频率范围内具有100 V/V的增益，以避免达到测量极限。

该微调方案基于两个温度点的测量结果，采用逐次逼近过程，且不超过三个校准步骤。5位数字校准码由外部 Altera Cyclone III FPGA生成。每个样本的初始微调值设为16（码值10000），然后在最低（$V_{REF,min}$）和最高（$V_{REF,max}$）温度下测量$V_{REF}$。如果 $V_{REF,min} \gg V_{REF,max}$，则阈值电压较强，需增加偏置电流；若 $V_{REF,min} \ll V_{REF,max}$，则减小偏置电流。当满足 $V_{REF,min} \approx V_{REF,max}$时，校准过程结束。

B. 测量结果

经过修调的参考电压在1.1 V至2.2 V电源电压范围内的温度系数（TC）为19 ppm至29 ppm，如图8a所示。图8b显示了类似的曲线，其中展示了五个经过修调的样品在−30 °C到80°C温度范围内的性能表现。这意味着该稳压器适用于消费类应用，因为商业应用中典型的所需工作温度范围通常为0°C到70°C。

根据图9所示的蒙特卡洛（MC）仿真结果，未修调的$V_{REF}$的均值（μ）和标准差分别为888.39 毫伏和30.58 毫伏；而修调后的$V_{REF}$分别为893.15 毫伏和1.66 毫伏。这对应于未修调$V_{REF}$的输出电压变化率（σ/μ）为3.44%，与大多数MOSFET稳压器中报道的变化率相当，例如在[15]中所述。修调后的$V_{REF}$变化率为0.185%。

图10c说明了实测参考电压随电源电压的变化情况。在室温下，当电压高于1.1 V时，线性调整率（LR）为0.0938 %/V。图10a显示了在400 mV P-P 放大100倍的100 千赫和1 兆赫输入电源纹波下的实测输出纹波。

10 Hz和80 MHz之间的电源抑制比性能如图10b所示，其中包含和不包含MOSFET低通滤波器的PSR来自仿真和实验测试的结果进行了比较。在实验测试中，由于反馈路径的存在，不带紧凑型MOSFET低通滤波器的电源抑制比在频率高达30兆赫时超过28分贝，而带有紧凑型MOSFET低通滤波器的电源抑制比在频率高达80 MHz时超过50分贝。

这表明，在提出的稳压器中使用的技术能够以最小的面积显著改善宽带范围内的电源抑制比。

表1总结了提出的稳压器的性能，并将其与之前报道的CMOS电压基准进行了比较。尽管[7],[9],[16],和[19]在功耗方面具有优势，但它们未能在现代SoC应用所需的高频下实现高电源抑制比。此外，与带隙基准（BGRs）[7],[9]和MOSFET基准[15],[18]相比，提出的稳压器具有更优的温度系数和更高的精度（σ/μ）。

经外部高带宽放大器放大100倍后测得的 V_DD = 1.1 V, V_ripple = 400 mV,100 kHz and 1 MHz电源纹波响应，(b) 为提出的稳压器在10 Hz至80 MHz范围内的仿真与实测PSR @ VDD = 1.1 V，以及(c) 测得的V_REF 随电源电压变化的关系，显示出LR= 0.0938 %/V)

表1 提出的稳压器与其他CMOS基准源的性能比较

参数	[7] JSSC’12	[9] JSSC’13	[15] TCAS-II’14	[16] JSSC’11	[17] JSSC’07	[18] VLSI’15	[19] TCAS-I’14	本工作
工艺（CMOS）	0.13微米	0.18微米	0.11微米	0.16微米	0.5微米	0.065微米	0.18微米	0.18微米
Type	BGR	BGR	带电阻的MOSFET	BGR	BGR	带电阻的MOSFET	BGR	仅MOSFET
温度（°C）	-20 – 85	-40 – 120	10 – 90	-40 – 125	-40 – 125	-40 – 90	-40 – 120	-30 – 80
电源（V）	0.75 – 1.6	1.2 – 1.8	0.24 – 0.4	1.8	1 – 5	0.75 – 1.2	1.2	1.1 – 2.3
功率 (μW)	0.170	0.100	5.350	99	20	0.290	43.200	0.550
参考电压 (V)	0.256	1.090	0.195	1.087	0.190	0.474	0.767	0.893
温度系数 (ppm/°C)	40	147	134	12	11	40	4.5	19
参考电压 (σ/μ) %	0.500	0.737	3.380	0.150	0.190	3.375	N/A	0.185 / 3.44
微调	yes	no	no	yes	no	yes	yes	yes
LR （%/V）	N/A	N/A	0.8	N/A	0.004	0.242	0.054	0.0938
PSR （dB） @100Hz @100千赫 @10兆赫 @80兆赫	-70 / N/A / N/A / N/A	-62 / -10.0 / N/A / N/A	N/A / N/A / N/A / N/A	-74 / N/A / N/A / N/A	N/A / N/A / N/A / N/A	-40 / -25 / N/A / N/A	-84 / -57 / N/A / N/A	-75 / -58 / -60 / -50
有源面积 (mm²)	0.0700	0.0294	0.0130	0.1200	0.4000	0.0198	0.036	0.0180

IV. 结论

一种基于全MOSFET的稳压器（VR），用于在标准 0.18 μm CMOS工艺中制造的低功耗SoC应用。该VR在 80 MHz时实现了−50dB的电源抑制比（PSR），在1.1伏供电条件下于室温消耗550纳瓦。通过采用反馈和紧凑型 MOSFET无源低通滤波器（LPF），在宽带宽范围内实现了高电源抑制比。该VR具有高电源抑制比、设计灵活性以及更紧凑的面积，且无需额外工艺要求，因此相较于其他 VR更适合多功能片上系统应用。