31、Wishbone总线协议的形式化建模与模型检查分析

Wishbone总线协议的形式化建模与模型检查分析

1. 引言

在各种应用场景中，潜在的问题虽不一定会立刻显现，但也不能排除其出现的可能性。这些潜在错误可能会导致巨大的经济损失，例如1994年英特尔奔腾芯片的浮点运算错误，尽管该错误发生的概率极低，但仍给英特尔公司造成了4.75亿美元的巨大经济损失。对于总线协议而言，其设计的优劣不仅会影响IP核之间的数据传输效率和IP核的复用灵活性，还会对整个SOC芯片的稳定性和可靠性产生影响。

Wishbone片上总线是一种在基于IP复用的SOC设计中广泛使用的片上总线。接下来将详细介绍Wishbone总线协议，并对其进行形式化建模和模型检查分析。

2. Wishbone总线协议介绍

2.1 总线概述

Wishbone总线由Silicore公司开发，目前由Open - Cores组织维护。由于它完全免费且基于源代码开发，与其他总线相比，具有很强的市场竞争力和影响力，前景良好。它是目前在基于IP复用的SOC设计中广泛使用的一种总线架构。

2.2 连接模式

Wishbone总线与其他总线的不同之处在于它支持四种不同的连接模式：点对点、数据流、共享总线和交叉互连。这种互连结构的可变性大大增加了IP核互连的灵活性。其中，共享总线互连模型是一种典型的连接模式，与其他连接模式相比，其实现更简单，使用的逻辑单元和资源分配更少，适用于多个IP核共享一条总线，同时连接多个主从设备以提高吞吐量。

2.3 主从接口

根据Wishbone总线协议的定义，连接到总线的IP核模块通过主/从接口区分信号。具有主接口的模块是总线操作的发起者，