异步fifo 读写时钟差别太大问题 (首先这个设计是不合理的)

最新推荐文章于 2025-03-06 20:47:03 发布
原创 最新推荐文章于 2025-03-06 20:47:03 发布 · 7.5k 阅读 · 21 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

探讨异步FIFO中读时钟与写时钟频率比为100倍时可能遇到的问题，包括读写指针同步setup/hold问题，以及功能上可能出现的随机错误而非格雷码1bit错误。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？

读写指针的同步setup/hold会有问题，系统根本不应该出现这么大频率比的两个异步时钟域。

假设timing上没有问题，在功能上我认为也会出问题，假设读时钟特别快，读地址指针也在快速变化，那么同步到写时钟的指针有可能是随机错误，而不是格雷码的1bit错误(因为变换太快timing不满足在读时钟域看到的就是多个bit在同时跳变)

该问题的讨论可以参考：

今天华为面试题：异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？

异步FIFO跨时钟域，写的慢，读的快
qh_aichun的博客
10-23 4256
DCM逻辑：CMD路径 因为是写得快读得慢，写时钟周期比读周期大，所以在写满以后，下一个读周期上升沿就很快的得到读满信号。 异步FIFO跨时钟域问题，读写时钟不同，不能确定，写满信号和读空信号，采用的FIFO策略是，先写满，写的过程通过帧拉高，帧数据有效等来进入写的状态机，确定写的数量并缓存计数，确定写满。 写满信号到来之后，输出，接收读请求，进入读的状态机，读出有效计数等与写的缓存计数时，就可以判定读空了。 值得关注的一个信号是rd_control控制top层的模块读进程。 以下是verilog代码，因前
fifo ip核————读写时钟不同步
m0_51133942的博客
03-22 626
在单位时间内，写数据的总带宽一定要等于读数据的总带宽。否则一定会存在数据写满或者读空的现象。（波特率（bandrate）,指的是串口通信的速率，也就是串口通信时每秒钟可以传输多少个二进制位。比如每秒钟可以传输9600个二进制（传输一个二进制位需要的时间是1/9600秒，也就是104us），波特率就是9600。在8位到16位的转换过程中，首先写入的数据会称为16位数据的低位。异步fifo ip核的输入数据和输出数据是位宽可以不同。8位宽，2^8=256,数据深度是256。读写的数据交替出现。
异步FIFO
luxinwylive的博客
08-18 869
module fifo ( input wclk , rclk , w_en , r_en , rst_n, input [Wsize-1:0] wdata, output fifo_full , fifo_empty, output [Wsize-1:0] rdata ); param...
异步FIFO跨时钟域，写的快、读的慢
qh_aichun的博客
10-23 3357
DCM逻辑：DATA路径 因为是写得快读得慢，写时钟周期比读周期小，所以在写满以后，等待下一个读周期上升沿就得到读满信号； 异步FIFO跨时钟域问题，读写时钟不同，不能确定，写满信号和读空信号，采用的FIFO策略是，先写满，写的过程通过帧拉高，帧数据有效等来进入写的状态机，确定写的数量并缓存计数，确定写满。 写满信号到来之后，输出，接收读请求，进入读的状态机，读出有效计数等与写的缓存计数时，就可以判定读空了； 值得关注的一个信号是rd_control控制top层的模块读进程，并且因为跨时钟域的原因，需要等待
一文看懂异步 FIFO 架构（二) 读写时钟独立的异步 FIFO
记录学习历程
05-09 2842
目录 写在前面 亚稳态 解决时间 MTBF 和可靠性 同步 采样计数器 同步：解决可靠性问题 悲观报告：正确处理错误 架构 1 创建空、满条件 第一个解决方案 执行 时序考虑 往期系列博客 写在前面 在本系列的前一部分中，我们看到了如何使用以下方法设计同步 FIFO一个双端口、非寄存输出 RAM。 这部分检查了相同的概念如何可能扩展以产生具有独立、自由运行的读取和写入时钟的 FIFO。 有自由运行的时钟简化了一些问题，但这会导致针对特定情况的解决方案。最普遍的情况是对
ASIC/FPGA异步FIFO小IP：纯异步设计助力跨时钟域数据传输
最新发布
04-20
其主要特性包括：纯异步设计、FIFO空满标志、支持FLUSH操作、FIFO深度及位宽可扩展以及支持读写时钟域FIFO Number Report。此外，文章还提供了具体的Verilog代码实现细节，展示了如何通过双端口RAM、格雷码转换、...
异步FIFO解析_跨时钟域1
qq_41036810的博客
12-28 1389
将写指针同步到读时钟域再和读指针比较进行FIFO空状态判断时，因为在同步写指针时需要时间，而在这个同步的时间内有可能还会写入新的数据，因此同步后的写指针一定是小于或者等于当前实际的写指针，所以此时如果FIFO为"空”，则实际的写指针可能仍然大于读指针，FIFO并不是真的“空”。但是采样到的写指针，必定小于写时钟域的写指针。FIFO读、写位宽都为8，写时钟wclk为80MHz，读时钟rclk为40MHz，写入数据的总长为120byte，每2个写时钟写入一个数据，每4个读时钟读取一个数据。此时，FIFO空”。
异步fifo的设计(FPGA)
01-19
可以作为数据缓存　异步FIFO可以解决跨时钟域的问题，在应用时需根据实际情况考虑好fifo深度即可　本次要设计一个异步FIFO，深度为8，位宽也是8.　代码是学习Simulation and Synthesis Techniques for Asynchronous ...
异步fifo verilog代码.rar_fifo verilog 实现_fifo的读写_异步FIFO
09-15
再者，由于读写时钟不同步，需要使用同步器（synchronizer）来消除时钟域间的亚稳态，防止数据错误。通常采用多级D触发器或Gated D触发器来实现，确保数据在穿越时钟域时的稳定。 在Verilog代码实现中，关键部分...
异步FIFO设计
weixin_50518899的博客
01-05 975
（和同步fifo一样）、异步fifo的接口信号，另外定义了一个内部参数：地址位宽。这些信号后面都要用到，写的时候也不必一开始就全部写全，需要用到的时候在补充。这些内部信号分别是：读（写）地址、下一个读（写）地址；写（读）地址的格雷码、下一个写（读）地址的格雷码、写（读）地址格雷码的读（写）同步；读（写）地址的格雷码的写（读）同步的二进制码。以及fifo用于读（写）所用的个数。以上这些信号将用于产生空满信号。另外还有读写有效等（用于传递给dualport_ram）。
异步FIFO的VHDL设计
02-03
摘要：给出了一个利用格雷码对地址编码的羿步FIFO的实现方法，并给出了VHDL程序，以解决异步读写时钟引起的问题。   关键词：FIFO双口RAM格雷码VHDLFIFO（先进先出队列）是一种在电子系统得到广泛应用的器件，通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。FIFO的实现通常是利用双口RAM和读写地址产生模块来实现的。FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、与写时钟同步的写有效（wren）和写数据（wr_data）、与读时钟同步的读有效（rden）和读数据（rd_data）。为了实现正确的读写和避免FIFO的上溢或下溢，通常还应该给出与读时
异步fifo_关于异步fifo的快转慢的问题
weixin_39806065的博客
12-18 1601
最近一位童鞋跟我聊到一个异步fifo的问题，还是很有水准的。我贴在这里给大家看一下：异步fifo需要将读写的pointer作比较产生满和空信号，但是假如fifo的两个时钟域的clk相差特别大，pointer在做跨时钟域转换的时候就会出现问题。什么问题呢？慢时钟采快时钟会漏采数据。举个栗子：异步fifo，写时钟500M，读时钟100M，相差5倍。那么写时钟域的write_pointer就会以500M...
异步FIFO理解
ocarvb的专栏
04-08 9516
一、异步FIFO与同步FIFO的区别   二、关键点及解决方法   三、深度的计算   四、整体结构图(style #1 if you have saw SNUG user guide) Simulation and Synthesis Techniques for Asynchronous的网盘链接 链接：http://pan.baidu.com/s/1ntsqGjR 密码：scf
跨时钟域处理（含同步FIFO，异步FIFO等verilog代码）
yu_2058的博客
03-06 1910
整个设计都是使用同一个时钟源，所有时钟的频率和相位都是已知的；时钟之间同频不同相或者频率不同。：在时钟的有效沿（以上升沿为例）到来之前，数据的输入端信号必须保持稳定的最短时间。在时钟的有效沿（以上升沿为例）到来之后，数据的输入端信号必须保持稳定的最短时间。数据不满足触发器的建立时间和保持时间；在规定的时间内无法达到一个可以确定的状态。
跨时钟域FIFO的老话题：快时钟域的地址信息如何同步到慢时钟域？
u010368758的博客
07-27 5350
跨时钟域FIFO的老话题：快时钟域的地址信息如何同步到慢时钟域？ 时钟, 面试官, 同步器 昨天面试被问题这个问题，面试官问译码FIFO的关键技术，如何解决？ 我当时以为理解的没问题，就按照Clifford Cummings的论文上来讲。关键技术在于处理译码读写时钟域的地址信息，产生空满信号。解决方法是使用同步器降低亚稳态，使用格雷码保证每次只变1位，即使采错
FPGA设计高级技巧（五）--使用FIFO结构处理多比特跨时钟域信号
weixin_45841316的博客
04-26 1546
跨时钟域传输数据目前用的最多的方法是使用先入先出（FIFO）结构。FIFO可以用于在两个异步时钟域之间传输多比特信号。 通常看到的FIFO应用包括在两个标准总线之间传输数据，以及从可突发访问的存储器中读出数据或者对其写入数据。 现对FIFO处理跨时钟域突发数据的能力进行分析： 在数据传输中，数据可能到达某个时钟域的间隔是完全随机的，有时候或许会面临一个很大的突发数据块。这种情况下，处在另一个时钟域的接收设备只能以指定的速率来处理数据。 异步FIFO的结构如下图所示，一个FIFO被用于缓存数据，这样在
快到慢的跨时钟域处理
weixin_44101336的博客
04-24 5342
如果你写过异步FIFO，格雷码的传输就已经包括慢时钟域到快时钟域以及快时钟域到慢时钟域的处理方法了，自己之前的异步FIFO由于理解没到位，快时钟域到慢时钟域的处理也是打拍，原因是快时钟域的时钟频率不够快。所以debug没问题。 步入正题 快到慢常用异步握手。 握手包括同步握手和异步握手； 1、同步握手： AXI协议的VALID 和 READY信号就是同步握手关系； 2、异步握手（参考除夕之夜微信公众号） 同步逻辑设计中，脉冲信号是指从快时钟域输出的有效宽度小于慢时钟周期的信号。如果慢时钟域直接去采集这种窄脉
关于FIFO的一些问题
fgupupup的博客
08-26 9696
Q1：RDCLK和WRCLK差距较大时，是否会造成multi-bit的问题？是否会造成跳过了full而full+1的状态漏过满？ A1：总结一下几点：https://zhuanlan.zhihu.com/p/22681019              1.慢时钟采快时钟会出现漏采，虽然不会出现功能错误，但是将空满新号的判断变得更为保守，效率因此会i降低。             2.由于出现...
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值