14.建立时间、保持时间以及vivado时序report的参考使用

FPGA教程目录

MATLAB教程目录

---------------------------------------------------------------------------------------

目录

一、建立时间（Set-up Time）

二、保持时间（Hold Time）

三、建立时间和保持时间在vivado中的分析说明

---

一、建立时间（Set-up Time）

       建立时间，又称为建立时间窗口或建立期，是指数字信号在触发器的时钟信号前沿到来之前，必须已经稳定存在的时间。换句话说，这是在时钟信号前沿到来之前，数据输入信号需要稳定并准备好的时间。如果数据输入信号在时钟信号前沿到来之前没有稳定并准备好，那么输出信号可能会产生错误。

       在数字电路中，建立时间通常由电路的物理设计和运行速度决定。例如，在D触发器中，建立时间通常由D端口的电阻和电容特性决定。当D端口被充电到VCC（电源电压）时，如果时钟信号前沿在此时到来，那么输出信号将在下一个时钟周期保持上一个时钟周期的值。如果时钟信号前沿在此时没有到来，那么输出信号将保持当前值直到下一个时钟周期。

二、保持时间（Hold Time）