- 博客(12)
- 收藏
- 关注
RSS订阅原创 通信系统（1）：调制解调原理FM&PM
注意差异对于同一幅度,PM的调制指数与调制频率无关；FM 的调制指数与调制频率成反比）。→ 这意味着：在相同调制幅度下，低频调制（小 Ω）会产生更大的 FM 指数，因此更丰富更强的边带。频谱与调制指数当相位是正弦的（PM 或 FM 都能写成如下形式），输出可以用贝塞尔函数展成无穷侧带：不管 FM 还是 PM（当相位项包含正弦时），都会产生无限多个侧带，幅值由（贝塞尔函数）给出；当很小（小角近似），只有载波和第一阶侧带重要，侧带幅度与成正比（线性近似）；Carson。
2025-10-20 10:01:55
304
原创 FPGA/Quartus学习日志（4）：PLL原理
举一反三可知，对于输入信号和输出信号分别为正弦或余弦形式，以及输入信号和输出信号存在初始频差的情况下，分析方法类似，不再赘述。环路增益通常指的是锁相环中整个环路（从鉴相器输出到控制振荡器频率变化的总增益）的大小。它是多个模块增益的乘积。建立一阶锁相环数学模型对后面的分析是很有帮助的。经过低通滤波器后，输入VCO的信号近似为。VCO 可视为积分器件，在连续时间域，是鉴相器增益，单位是 V/rad。是振荡器增益（rad/s/V）。所以锁定后存在稳态相差。分析时可以视为理想低通滤波器。为鉴相器增益，单位为/V。
2025-10-18 22:42:32
750
原创 FPGA/Quartus学习日志（3）：NCO_IP_CORE
（相位累加器精度）NCO 里相位累加器寄存器的位宽（比如 32 位），决定了频率分辨率（Freq Resolution = f_clk/2^(PhaseAccWidth)）。（角度分辨率）从相位累加器的高位中取多少位做查表地址。决定 LUT 的深度。（幅度精度）LUT每个采样点存储的幅度值位宽（比如 12 位、16 位），决定输出幅度的量化精度。Angular Resolution和 Magnitude Precision二者独立设置。
2025-10-18 21:28:59
397
原创 FPGA/Quartus学习日志（2）：NCO原理
累加器输出不是频率，而是波形的“相位角”。它控制的是相位累加器加多少，也就是。图中的M就是FCW，可以想见通过这种方式产生的实际上是阶梯状的正弦波。输出频率公式f_clk为系统时钟；FCW为频率控制字；N为累加器位宽；f_out为输出频率。举例说明。
2025-10-18 21:04:36
690
1
原创 FPGA/Quartus学习日志（1）：FIR_IP_CORE
做（multirate FIR）或时，可以在不同的 Bank 中放不同的系数组，实现快速切换滤波器特性（例如不同带宽、不同通带频率）。
2025-10-18 20:37:52
586
原创 DAPLink调试日寄(1):工程简介、原理图及PCB设计及其他
DAPLink是一款单片机调试下载工具，其前身为CMSIS—DAP，该项目由arm公司开源。软件开源项目有详细介绍，此处部分引用，不再一一赘述。Arm Mbed DAPLink 是一个开源软件项目，支持对在 Arm Cortex CPU 上运行的应用软件进行编程和调试。DAPLink 通常称为接口固件，在连接到应用 MCU 的 SWD 或 JTAG 端口的辅助 MCU 上运行。几乎所有开发板上都可以找到这种配置。枚举为 USB 复合设备，它在开发计算机和 CPU 调试访问端口之间创建一个桥接。
2025-10-18 20:31:37
355
原创 电子电路设计日志（3）：Type-C接口使用（补）
本篇文章主要服务于DAPLink中用到的Type-C接口，并对几个概念进行补充和加深理解。内容主要来自官方文档。注意到：文档给出了 USB Type-C Port to USB Type-A Port or USB Type-C Port to USB Type-B Port及其兼容USB2.0规范的连接模型，在设计接口时需要注意与对应模型规范一致。
2025-10-18 20:27:28
347
原创 电子电路设计日志（2）：CH347了解与使用 | 去耦电容学习
本人为在校大学生，于2024年9月起进行电子电路设计学习，并将学习内容记录于此，方便回顾。内容多源于网络。对于理解偏误之处欢迎各位前辈及同仁批评指正。
2024-09-13 21:07:26
743
原创 电子电路设计日志（1）：Type-C接口使用 | JTAG & SWD 接口定义了解
本次主要了解USB2.0使用场景下的知识。只了解可能用到的部分。
2024-09-13 21:07:05
1804
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人