全志A40i＋Logos FPGA开发板（4核ARM Cortex-A7）硬件说明书（上）

前 言

本文档主要介绍TLA40iF-EVM工业评估板硬件接口资源以及设计注意事项等内容。

核心板的ARM端和FPGA端的IO电平标准一般为3.3V，上拉电源一般不超过3.3V，当外接信号电平与IO电平不匹配时，中间需增加电平转换芯片或信号隔离芯片。按键或接口需考虑ESD设计，ESD器件选型时需注意结电容是否偏大，否则可能会影响到信号通信。

核心板CPU、ROM、RAM、电源、晶振等所有器件均采用国产工业级方案，国产化率100%。同时，评估底板大部分元器件亦采用国产工业级方案。