【Quark RISC-V】流水线CPU设计（2）理想流水线

最新推荐文章于 2024-06-17 13:48:38 发布
最新推荐文章于 2024-06-17 13:48:38 发布
阅读量1.4k 收藏 1
点赞数
CC 4.0 BY-SA版权
分类专栏： # Quark RISC-V（RV32IC） 文章标签： risc-v 单片机 嵌入式硬件 数字IC
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/126313351
本文介绍了将单周期CPU改造成理想流水线CPU的过程，包括分割数据通路、修改PC逻辑和调整写回逻辑。通过这三个步骤，实现了无冲突、资源无争用的三级流水线（取指-译码-执行），优化了指令执行效率。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

文章目录

理想流水线一般指流水线中不存在冲突或冒险（Hazzard）问题、不存在资源冲突，且进入流水线的指令相互之间不存在依赖关系或相关关系。

单周期数据通路改造为三级流水

通过修改单周期CPU的数据通路，可以实现简易流水线CPU的设计。

以下以图2-1所示的单周期CPU为例，介绍如何将单周期CPU改造成“取指-译码-执行”的三级理想流水CPU。

在这里插入图片描述
图2-1 单周期CPU数据通路示例

STEP1：分割单周期CPU数据通路

第一步，根据目标流水线的阶段构成，分割单周期CPU的数据通路，并在分割处加入流水线段寄存器，将各阶段之间的接口信号缓存起来，如图2-2所示。

在这里插入图片描述
图2-2 分割单周期CPU数据通路

STEP2：修改PC逻辑

第二

了解本专栏 订阅专栏 解锁全文
【Quark RISC-V】流水线CPU设计（1）流水线概述
悟已往之不谏 知来者之可追
08-12 854
【Quark RISC-V】流水线CPU设计（1）流水线概述
【Quark RISC-V】流水线CPU设计（5）控制冒险的处理
悟已往之不谏 知来者之可追
08-13 1554
【Quark RISC-V】流水线CPU设计（5）控制冒险的处理
基于Verilog实现mips五级流水线CPU设计【100013168】
08-11
本次课程设计主要实现的是 Openmips 处理器，是一款具有哈佛结构的 32 标量处理器，兼容 MIPS32 Relerase1 指令集的结构，这样的好处是可以使用现有的 mips 编译环境实现，如 GCC 编译器等，具体的设计目标如下： 1）五级整数流水线，分别是：取指、译码、执行、访存、回写 2）哈佛结构，分开的指令、数据结构 3）32 个 32 位整数寄存器 4）大端模式 5）向量化异常处理，支持精确的异常处理 6）支持 6 个外部中断 7）具有 32bit 数据、地址总线宽度 8）能实现单周期乘法 9）支持延迟转移 10）兼容 MIPS32 指令集架构，支持 MIPS32 指令集中的整数指令 11）大多数指令可以在一个时钟周期中完成
【Logisim】MIPS CPU设计、理想指令流水线设计
07-16
1、了解单周期MIPS CPU架构，为程序设计控制器。 2、了解MIPS指令流水线基本概念，和理想指令流水线的设计。 华中科技大学《计算机硬件系统设计》
[计算机组成原理课程设计]MIPS流水CPU设计---HUST（Logisim 头歌实践教学平台）理想流水线 气泡流水线 重定向流水线(ID段分支2103版本)(EX段分支2298版本)
That_Day_的博客
06-17 3412
理想流水线 气泡流水线设计(EX段分支3624版本) 重定向流水线(EX段分支2298版本) 重定向流水线设计(ID段分支2103版本)
流水线设计
ahr7882的博客
12-03 1122
20世纪80年代，流水线技术成为RISC处理器设计方法中最基本的技术之一，RISC的设计多以高流水为目标设计。 而后流水线技术也被应用到CISC处理器 在流水线的发展史上主要有两种流水线，算术流水线和指令流水线。 首先通过算术流水线的例子，介绍流水线理想假设。 流水线意味着将系统分割为许多段，段与段之间增加合适的缓冲，这样每隔D/K个时间单位就可以启动新的任务，而不是...
[Logisim 头歌实践教学平台]重定向流水线(ID段分支2103版本)（计算机组成原理课程实践）MIPS流水CPU设计---HUST
最新发布
That_Day_的博客
06-17 1700
[Logisim 头歌实践教学平台]重定向流水线(ID段分支2103版本)（计算机组成原理课程实践）MIPS流水CPU设计---HUST
流水线CPU设计
潜行者的博客
08-27 3444
流水线CPU设计（不考虑相关冲突） 所谓流起水来，就是理想情况下，流水线每一级都有指令且每个时钟周期都能处理完一条指令。 2.1 添加流水级间缓存 电路流水线化的主要初衷是为了缩短时序器件之间组合逻辑关键路径的时延，在不降低电路处理吞吐率的情况下提升电路的时钟频率。 2.1.1 流水线的划分 单发射五级流水划分：取值（IF），译码（ID），执行（EXE）、访存（MEM）、写回（WB） 取指阶段的主要功能是将指令取回， 译码阶段的主要功能是解析指令生成控制信号并读取通用寄存器堆生成源操作数， 执行阶段的主
【Quark RISC-V】流水线CPU设计（4）数据冒险的处理（主要解决方案：流水线暂停、数据转发、乱序执行）
悟已往之不谏 知来者之可追
08-13 1789
【Quark RISC-V】流水线CPU设计（4）数据冒险的处理（主要解决方案：流水线暂停、数据转发、乱序执行）
带有缓存的流水线CPU设计
05-18
使用Verilog实现带有缓存的16位5级流水线CPU设计
流水线CPU设计(50条指令)
05-08
北航计算机组成课程设计 支持50条指令的流水线CPU的Verilog代码实现，内包含源代码和相应的测试文件
组原课设 5段流水线CPU
05-15
华科组原课设，在logisim平台实现单周期CPU，5段流水线，理想流水线，插气泡和数据重定向处理各种冲突，包含老师给的各种测试案例和运行结果，以及各种故障处理。包括任务书和mips指令集
cpu-五级流水线
03-19
用Xilinx-ISE编写的CPU代码
头歌实践教学平台 MIPS流水CPU设计---HUST
05-14
本实验从 MIPS 单周期 CPU 开始逐步构建无冲突冒险的理想指令流水线，能处理分支相关的指令流水线，采用气泡处理数据相关的气泡式流水线，采用重定向解决数据相关的重定向流水线。并最终在 MIPS 五段流水线上实现动态分支预测技术。 第1关：单周期CPU(24条指令).txt 第2关：理想流水线设计.txt 第3关：气泡流水线设计(EX段分支3624版本).txt 第4关：重定向流水线(EX段分支2298版本).txt 第7关：单周期MIPS+单级中断.txt 第9关：多级嵌套中断(EPC内存堆栈保存).txt （其余关卡还在持续更新当中……）
【Quark RISC-V】流水线CPU设计（3）数据相关与流水线冒险
悟已往之不谏 知来者之可追
08-13 367
【Quark RISC-V】流水线CPU设计（3）数据相关与流水线冒险
CPU流水线设计
欢迎来到jiantaoyab博客
03-09 1444
大家好我是jiantaoyab，这是我所总结作为学习的笔记第九篇,在这里分享给大家,还有一些书籍《深入理解计算机系统》《计算机组成：结构化方法》《编码：隐匿在计算机软硬件背后的语言》，这篇文章讲CPU流水线设计，可以读读这个我们执行一条指令，其实可以不放在一个时钟周期里面，可以直接拆分到多个时钟周期。我们可以在一个时钟周期里面，去自增 PC 寄存器的值，也就是指令对应的内存地址。然后，我们要根据这个地址从 D 触发器里面读取指令，这个还是可以在刚才那个时钟周期内。
logisim模拟实现的微程序CPU各部件详解+分析理想流水线MIPS处理器的数据通路电路。
RuanFun的博客
05-18 9231
logisim模拟实现的微程序CPU各部件详解。下面分别解析：数据通路、指令译码器、微程序入口查找逻辑、判别测试逻辑。分析理想流水线MIPS处理器的数据通路电路。分析理想流水线MIPS处理器的4个流水寄存器电路（IF/ID、ID/EX、EX/MEM、 MEM/WB）。分析气泡流水线MIPS处理器的数据通路电路。分析重定向流水线MIPS处理器的数据通路电路。分析动态分支预测流水线MIPS处理器的数据通路电路。
头歌实践教学平台 RISC-V流水CPU设计---HUST
m0_61820263的博客
06-13 3761
一般建议本地的 jar 文件和 cpu.circ 文件在同一目录下，如果出现这个问题，可以将本地 cs3410.jar 先移动到 cpu.circ 同目录下后，打开 cpu.circ，logisim 会提示找不到 cs3410.jar，重新指向同目录 cs3410.jar，存盘退出，再重新上传电路文本内容，即可解决这个问题。由于24条指令的测试程序benchmark节拍周期数过多，所以会输出大量信息，educoder平台不支持，所以本测试中使用了精简模式，左侧测试用例部分这里仅仅输出表头，如下图所示。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值