【Verilog基础】野火FPGA新两段式有限状态机（FSM）理解 及 复杂可乐机实战（2）

已于 2022-04-18 11:36:57 修改
阅读量834 收藏 2
点赞数 1
CC 4.0 BY-SA版权
分类专栏： # Verilog基础(含数电基础) 文章标签： 校招 职场和发展 Verilog 数字IC
于 2022-04-18 11:33:16 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/124242720
本文通过一个复杂的可乐机设计实例，讲解Verilog中Mealy和Moore型状态机的实现。可乐机接受0.5元和1元硬币，定价2.5元，涉及找零功能。文章涵盖模块框图、状态转移图绘制、RTL代码编写及仿真验证，是数字IC设计中的基础应用。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

文章目录

一、实战演练1： 复杂的可乐机

上一部分中的可乐机比较简单，只能投 1 元的硬币，但是我们生活中还有 0.5 元的硬币，所以我们在本章中将可乐机设计的稍微复杂一些，做成既可以投 1 元的硬币也可以投0.5 元的硬币，然后我们把可乐的定价改为 2.5 元一瓶。我们增加了可乐机的复杂度而引入了新的问题：投币后可乐机不仅仅需要吐出可乐还有可能出现需要找零钱的情况。

可乐定价为 2.5 元一瓶，可投入 0.5 元、 1 元硬币，投币不够 2.5 元需要按复位键退回钱款，投币超过 2.5 元需找零。

1.1、模块框图

在这里插入图片描述

在这里插入图片描述

1.2、状态转移图绘制

在绘制状态转移图时我们仍套用上一节中的三要素法来分析。首先我们要将实际的问题抽象成我们需要的元素，找到实际问题中对应状态转移图所需要的输入、输出和状态的部分，分析结果如下：

  • 1、输入： 投入 0.5 元硬币、投入 1 元硬币；
  • 2、输出： 不出可乐/不
了解本专栏 订阅专栏 解锁全文
【Verilog基础】野火FPGA新两段式有限状态机（FSM）理解 及 简单可乐机实战（1）
悟已往之不谏 知来者之可追
04-18 1586
野火FPGA新两段式有限状态机（FSM）理解 及 简单可乐机实战（1）
三段式状态机-FSM
Go Forward Forever!
09-21 2193
三段式代码多，但是有时钟同步，延时少，组合逻辑跟时序逻辑分开并行出错少。 (1)同步状态转移 （2）当前状态判断接下来的状态 （3）动作输出 如果程序复杂可以不止三个always   。always 后常接case  case必须有default   ，对于FPGA常用  状态数较少，独热码编码 ，或者格雷码 //独热码编码 parameter NO_KEY_PRESSED = 6'b...
野火FPGA-状态机
sllksllk的博客
05-18 527
野火FPGA学习笔记
野火FPGA学习
欢迎一起交流问题！
04-10 636
可以用下面D触发器的概念来学习非阻塞赋值
fpga.野火征途开发板实现74HC595串并转换控制数码管
最新发布
time_grid的博客
11-12 633
这个小项目我是想试一试，如果不跟着野火的步骤：分析->波形图->编辑->仿真->debug，不用波形图纯脑补会用多久的时间，我会遇到什么问题？这个项目是控制数码管显示的，当然我没有看野火的数码管的视频。写不写波形图的区别首先是时间上：比用波形图至少慢了4倍，这个时间主要花在了debug上，是真的痛苦。然后是代码上，不用波形图时很多波形的时序都有点想当然了，实际运行的波形跟真正要的波形不是同一个时会先天陷入教条认为自己实际输出的就是对的，要花大量时间比对，更痛苦了。总结：老实点先写波形图。
野火FPGA学习--IP核（PLL-IP核的配置和调用）
欢迎一起交流问题！
05-22 1443
打开后会出现一个窗口，第一个选项为创建一个新的ip核；第二个选项为编辑一个ip核；第三个选项为复制一个ip核。Arithmetic是数学运算相关ip核。其中DIV是一个分频器。
【FPGA】Verilog语言通过状态机实现可乐机系统
lzh1415926的博客
04-23 2644
目录一、实验概述二、模块框图三、状态转移图四、波形图1、时钟与复位信号2、投币信号3、投币记录信号4、状态变量信号5、输出信号五、代码部分1、Verilog代码2、tb仿真代码六、结果及仿真1、综合器综合出的状态转移图2、仿真波形七、总结 一、实验概述 上一篇博客实现了1元硬币的可乐机系统， 参考链接： 【FPGA】状态机的理论学习与实战演练（1元硬币可乐机系统） 此处提升难度，投入硬币的面值除了1元，还可投入0.5元，将可乐的售价定位2.5元。 投币如果不足2.5元，不吐出可乐。 投币如果超过2.5元，
【FPGA】状态机的理论学习与实战演练（1元硬币可乐机系统）
lzh1415926的博客
04-23 1609
目录一、理论部分二、模块框图三、状态转移图四、波形图1、时钟与复位信号2、投币信号3、状态信号4、输出信号五、代码部分1、三种码型2、状态机的三种写法3、Verilog代码4、tb仿真代码六、结果及仿真1、综合器综合出的状态转移图2、仿真波形 一、理论部分 状态机的作用：FPGA为并行执行的，若想处理具有前后顺序的事件，则需要用到状态机。 Moore型状态机：输出只与当前状态有关，而与输入无关。 Mealy型状态机：输出与当前状态、输入均有关。 共同点是状态的跳转都只和输入有关。 二、模块框图 包含三个
野火FPGA教程，点亮LED过程出现的问题，modelsim仿真 object为空白，出现error loading design的情况
weixin_51496045的博客
05-29 772
笔者初学FPGA，买了野火板子跟着教程走，结果第五节就出岔子了，第一次是因为quartus版本不知道怎么变成32bit了，重装后，仿真不出现波形图，跟着优快云上教程关了防火墙，grammarly，还有取消优化，还是不行，最后发现是野火教程里面没有提到设置仿真文件这一步。 具体操作为assignment-Setting-simulation 然后把none改为图上这样，俩name需要和module的名字一样，改完后就可以正常出波形图和objection了，如果改了还是不行就说明是别的问题，关一下..
野火FPGA征途Pro学习笔记（红外遥控）
m0_50882712的博客
09-13 606
红外遥控信号传输采用NEC协议，按下遥控器的一个按键时，会发送一帧数据，这一帧数据由引导吗、地址码、地址反码、数据码、数据反码以及一位结束位组成。 数据结构 引导码：9ms高电平脉冲和4.5ms的低电平。 地址码与数据码，低位在前，高位在后。 最后是562.5um的脉冲表示信息传输的结束。 逻辑1：560us的高脉冲加上1.69ms的低电平组成。 逻辑0：560us的高脉冲加上560us的低电平组成。 重复码 长按时，发送完数据每隔110ms会发送一个重复码，重复码由9ms的高电平和2.25ms的低电平
自动售饮料机verilog
12-13
自动售货机 verilog经调试，好使
自动售货机verilog
04-04
这种自动售货机只销售听装与瓶装两种罐装可乐，售价均为1.5元。顾客只能通过两个不同的投币口分别投入五角的硬币或者一元硬币。一次交易可以买多罐，且自动找零。若钱不够，则自动退币。并且在购买之前只要一按下取消键cancel就马上无条件退币。
【野火FPGA】Verilog的基本语法-笔记-1
yanyonglin123的博客
03-08 952
初识Verilog HDL Verilog HDL的简介 Verilog HDL 是一种硬件描述语言，以文本的形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能 Verilog相比VHDL Verilog 语法自有，易学易用 适合算法级、门级设计 代码简洁 发展较快 VHDL 语法严谨，难以上手 适合系统级设计 代码冗长 发展缓慢 Verilog 基础语法 逻辑值 0：逻辑低电平，条件为假 1：逻辑高电平，条
野火FPGA征途Pro学习笔记（fifo_sum）
m0_50882712的博客
09-30 1257
FIFO sum 原理 利用fifo进行串行数据流的行计算。 首先需要注意的是数据是从一根数据线上传输过来的。 这里我们以3行数据相加的情况举例； 3行数据相加，需要用到2个FIFO；这里给出规律，如果需要一次计算X行数据的和，则需要用到X-1个FIFO 首先将前X-1行的数据进行FIFO保存，之后第X行数据的每一次输入，都进行一次当前对应数字的求和，比如前两行数据为： 1 2 3 4 2 3 4 5 第三行的完整数据为： 3 4 5 6 那么 ①当第三行中的数据传入到3时，将第1、 2行的对应位置的数字
FPGA学习笔记——B站野火FPGA教程 第六、七、八讲 组合逻辑电路verilog与仿真 数据选择器多路选择器、译码器、全加器半加器
weixin_50682964的博客
09-12 1099
reg in2;reg ci;wire out;wire co;ci
FPGA学习笔记——B站野火FPGA教程 第五讲 点亮LED
weixin_50682964的博客
09-09 861
规划：考虑资源量，功耗，芯片选型，子模块划分，信号等参数的分配画波形图：根据数据手册和功能预期，用画图软件画出波形图，防止信号太多混乱。代码编写到仿真结果：对比波形图，确认功能是否正确（前仿）绑定管脚到验证：看实际功能是否正确。
野火FPGA系列教学视频---多路选择器
C_Xurn的博客
12-01 869
野火FPGA系列教学视频---多路选择器
Verilog写状态机的三种描述方式之二段式
qq_21952195的博客
10-18 1280
使用verilog对状态机进行二段式描述。
一段式状态机，两段式状态机实例
I_am_student的博客
01-27 328
一段式状态机 parameter S0 = 3'd0; parameter S1 = 3'd1; parameter S2 = 3'd2; parameter S3 = 3'd3; parameter S4 = 3'd4; parameter S5 = 3'd5; always @ (posedge clk ) begin if ( rst ) begin <= 0; <= 0; <= 0; state <= S0.
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值