【校招Verilog快速入门】组合逻辑篇：VL12、4bit超前进位加法器电路

题目

描述
4bit超前进位加法器的逻辑表达式如下：

​

请用Verilog语言采用门级描述方式，实现此4bit超前进位加法器，接口电路如下：

输入描述：
输入信号：
A_in[3:0],
B_in[3:0]
C_1
类型：wire

输出描述：
输出信号：
S[3:0]
CO
类型：wire

题解

`timescale 1ns/1ns

module