【Verilog基础】Verilog语法之位选择运算符 “+:“ 和 “-:“

Verilog 2001修订版新增的位选择语法：

[<start_bit> +: <width>]     // part-select increments from start-bit
[<start_bit> -: <width>