【FPGA基础】FPGA的BANK概念

最新推荐文章于 2025-09-16 06:15:00 发布
最新推荐文章于 2025-09-16 06:15:00 发布
阅读量8.7k 收藏 54
点赞数 5
CC 4.0 BY-SA版权
分类专栏： # FPGA基础
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/115051545
FPGA中的I/O单元按组分类为Bank，每个Bank支持不同的I/O标准，由接口电压VCCO决定。Bank数量多提供灵活性，适应不同电气标准，相同电平端口才能连接。例如Xilinx的FPGA可能有22个Bank，方便复杂系统中电源电压配置。

可编程 输入/输出单元 简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对 输入/输出 信号的驱动与匹配要求。FPGA内的 I/O 按组分类，每组都能够独立地支持不同的I/O标准。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。

为了便于管理和适应多种电器标准，FPGA的IO被划分为若干个组（bank），每个bank的接口标准由其接口电压VCCO决定，一个bank只能有一种VCCO，但不同bank的VCCO可以不同，只有相同电气标准的端口才能连接在一起。

例如xilinx的高端fpga，能分为22甚至更多个bank，这么做主要是为了提高灵活性。因为fpga的io支持2.5V 3.3v等等种类电平输入输出为了获得这些IO电平，就需要在对应bank的供电引脚输入对应的电源电压这样在一些复杂的系统中非常实用。

以PGL22G为例，该FPGA有6个BANK，如下图所示：

在这里插入图片描述

参考

了解本专栏 订阅专栏 解锁全文
Xilinx 7系列 FPGA硬件知识系列（三）—— Bank划分及引脚定义
whm128的博客
03-06 1万+
7系列的FPGA开始才有HP BANK和HR BANK，UltraScale FPGA有HP BANK、HR BANK和HD BANK，但并不是一个FPGA中会同时包含HP/HR/HDBANK。HP：High Performance,应用于高速场景，比如DDR或其他高速差分线（不是GTX）HR：High Range,应用于宽范围I/0，最高能够支持到3.3V的电压。HD：High Density，应用于低速I/O的场景，最高速率限制在250M以内，最高电压也是支持到3.3V.
FPGA HR Bank如何支持ODELAY问题分析
whm128的博客
04-18 679
总结：虽然本篇论证了几种在HR bank下不能支持odelay资源的解决方案，但博主依然建议大家在这个过程中，依然依据总体方案，进行管脚引脚的设计，这样的最好的方案，但是在我们的方案，往往是硬件先行，所以作为一个硬件工程师来说，总体方案的把控和了解，至关重要。在高速数字设计中，信号在 FPGA 的输入/输出引脚（I/O）上可能存在时序偏差（如时钟偏移、信号传播延迟等）。解决方案1：如果您需要两个输出信号之间的固定延迟，请使用锁相环或MMCM来生成两个版本的时钟，其中所需的延迟作为两个时钟之间的相移来实现。
FPGA 的I/O BANK介绍
热门推荐
坚持
04-01 2万+
一般fpga都分为若干个bank 例如xilinx的高端fpga，能分为22甚至更多个bank 这么做主要是为了提高灵活性 因为fpga的io支持2.5V 3.3v等等种类电平输入输出 为了获得这些IO电平，就需要在对应bank的供电引脚输入对应的电源电压 这样在一些复杂的系统中非常实用，例如cpu + fpga的系统中，cpu的io电压一般是2.5v 而很多其他ic都是3.3V，就可以使用fpg...
ZYNQ7020 Bank划分
朝气蓬勃
09-14 1119
Zynq芯片中存在两套Bank系统：逻辑功能分区(Bank0-3)和物理电气分组(Bank500+)。逻辑Bank0-2对应PS端的MIO引脚，分别映射到物理Bank500-502；逻辑Bank3用于PS-PL接口，通过PL端的物理Bank(如13/33/34/35)实现。纯PL部分仅使用物理Bank编号。简单来说，逻辑Bank是功能划分，物理Bank是实际引脚分组，二者通过映射关系配合工作：PS部分直接对应，PL部分则完全使用物理Bank编号。这种设计既保持了Zynq架构的清晰性，又满足了FPGA电气布局
FPGA IO命名与Bank划分
YprgDay的博客(Yuan make progress everyday)
02-26 8841
介绍FPGA IO命名与Bank简介、划分查找。
FPGA：什么是IO单元、IO标准、Bank、VCCO、VREF
m0_46830519的博客
06-07 6828
bank
Xilinx 7系列FPGA架构之器件配置
dai891011的专栏
06-24 2348
Xilinx 7系列FPGA架构之器件配置
FPGA的bank
Keep Fighting!
08-01 6883
bank链接： http://blog.sina.com.cn/s/blog_6db275da01017bg3.html 可编程输入/输出单元简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求。FPGA内的I/O按组分类，每组都能够独立地支持不同的I/O标准。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以
FPGA中电源管脚在同一个BANK为何需要多个引脚？
东辰叶落
05-13 3768
在此链接找到答案：http://xilinx.eetop.cn/viewthread-228198 1、一个bank内所有的VCCIO要连在一起，即使这个bank没有使用； 2、一个back内所有的VCCIO必须相同，不能够使用2种VCCIO标准； 3、一个bank不需要VCCIO，也可以把VCCIO连接到外部电压上； 4、一个bank内使用多个电源管脚是为了均衡供电，避免一个管脚电流...
FPGA硬件开发-bank资源介绍
最新发布
whm128的博客
09-16 406
FPGA的bank资源是连接内部逻辑与外部设备的关键接口，包含IO引脚、IO缓冲区和电压调节模块三部分。bank按电压等级分为高/低电压bank，按功能分为普通/高速IObank。合理配置bank电压和约束（引脚、电平、时序）对系统性能至关重要，能实现灵活连接、稳定传输和功耗优化。bank资源的正确使用直接影响FPGA系统的兼容性、扩展性和可靠性。
fpga基础入门知识
m0_69975331的博客
04-29 1993
fpga基础入门知识,需要掌握的知识,需要学习
xilinx FPGA某一个bank内的时钟，如何传递给其他bank
weixin_41230430的博客
10-03 1449
在Xilinx FPGA中，某一个Bank内的时钟可以通过多种方式传递给其他Bank，供其他Bank的逻辑使用。
7系列和UltraScale系列的FPGA的IO、Bank
Kevin
07-15 1万+
关键内容提要： 分别介绍两个系列的的命名方式和IObank分布。 （1） FPGA IO命名方式； （3） FPGA的上电时序 FPGA的IO命名。FPGA芯片IO命名方式太多，管脚也多，让人感觉很乱。这是我当年的感觉，诸如会经常听到：A13，B14···BANK34,BANK12····MIO0,EMIO···。但这确实是FPGA的特点，FPGA可以兼容多种不同的电压标准，也有丰富的IO。 首先，FPGA的IO物理命名规则，也就是我们做管脚约束时候的命名，芯片通常是长方体或者正方体，所以命名
赛灵思Xilinx 7系列FPGA硬件设计知识总结
csdn_dsw的博客
02-20 3164
本文讲述了赛灵思7系列FPGA硬件设计的关键点，为使用该系列FPGA提供硬件设计参考。
xilinx原语及bank简介
详解FPGA及硬件电路开发
12-03 4857
本文是后续xilinx相关原语的前篇，对7系列FPGA的bank做简要介绍，让读者知道zynq系列的PL哪些有HP bank，哪些有HR bank。
xilinx 7系列FPGA的配置接口
cigarliang1的博客
08-17 6797
参考文档： UG470 一、配置接口分类 简述：CCLK时钟在master模式下为input，在slave模式下为output。根据配置管脚M2 M1 M0的高低电平状态，决定配置模式。 二、配置bank的电压选择 配置bank有3个，bank0，bank14和bank15 。通过pin脚CFGBVS配置bank区间的电平，CFGBVS脚设置为VCCO_0或者GND，当CFGBVS为高，则bank0的JTAG和bank14、bank15在配置阶段为3.3V或者2.5V，如果CFGBVS为低.
FPGA单bit信号跨时钟域处理
weixin_48027403的博客
03-13 568
fpga单bit信号跨时钟域处理
FPGA杂记（四）
weixin_43727437的博客
06-15 2259
1、clk中为什么用posedge而不用negedge? （1）、一般情况下，系统中统一用posedge避免用negedge，降低设计的复杂度，可减少出错。 （2）、在modelsim仿真中，时钟是很严格的，但是在真实的晶振所产生的clock却是不严格的，比如高电平和低电平的时间跨度就不一样，甚至非周期性的微小波动。如果只是用posedge，则整个系统的节拍都按照clock上升沿对齐，如果用到了n...
FPGA基本结构
安静到无声
06-12 1742
可编程输入/输出单元简称I/0单元，是芯片与外界电路的接口部分。这部分单元完成不同电气特性下对输入/输出信号的驱动与匹配要求。为了便于管理和适应多种电气标准，FPGA的IOB被划分为若干个组（bank），每个bank的接口标准由其接口电压决定，个bank只能有一种接口电压，但不同bank的接口电压可以不同。只有相同电气标准的端口才能连接在一起，电压标准相同是接口标准的基本条件。通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻，还可以调节信号的时延。目前，
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值