【Verilog基础】常用套路模板总结（持续更新）

最新推荐文章于 2024-04-24 14:04:38 发布
最新推荐文章于 2024-04-24 14:04:38 发布
阅读量763 收藏 2
点赞数 2
CC 4.0 BY-SA版权
分类专栏： # Verilog基础(含数电基础) 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/114856621
本文总结了Verilog仿真文件的基本套路，包括如何命名仿真文件、创建50MHz时钟信号、实例化模块及初始化。同时，介绍了约束文件的作用，如管脚、时钟和组的约束，为FPGA开发提供指导。

文章目录

仿真相关

  • 仿真文件通常命名方式：如果源程序为led_test.v，那么仿真文件叫vtf_led_test.v
  • 仿真文件中50M（20ns）时钟，产生代码：
always #10 sys_clk = ~ sys_clk;   //20ns
  • 仿真文件中，例化待测试模块，输入信号定义为reg类型，输出信号定义为wire类型
  • 通常为带例化待测试模块起名为：uut，如：
led_test uut (
	.sys_clk
了解本专栏 订阅专栏 解锁全文
【Verilog基础】一文快速上手 Verilog 基础知识（总结版）
悟已往之不谏 知来者之可追
08-02 3522
一、FPGA PLD - 可编程逻辑器件 CPLD - 复杂可编程逻辑器件【基于乘积项的与或逻辑阵列】 FPGA - 现场可编程逻辑门阵列【基于查找表的CLB阵列】 两者虽然有差异，但也只是硬件层面，在编程上是没有区别的！ 什么是FPGA？ 一种可通过编程来修改其逻辑功能的数字集成电路（芯片） 与单片机的区别？ 单片机并不改变电路的内部连接结构，只是根据要求实现的功能来编写运行的程序（指令） 二、HDL 数字系统设计流程？ 逻辑设计（前端）-> 电路实现（后端） -&
关于FPGA如何快速生成模块的例化模板（实用）
qq_34895681的博客
03-31 8715
vivado的例化模板在生成IP中自动生成，如下，在工程source中找到所要例化的IP，红色框中的.veo文件中即是该IP的verilog 例化模板，而红色框上面的.vho文件中即是该IP的vhdl例化模板。此时，如果子模块的输入输出接口比较多的时候，手动去巧例化的模板就是一件非常枯燥乏味浪费时间的事情，本文，在结合平时做项目中的经验，对快速生成模块的例化模板作了一个总结，望能对各位实操应用中有所帮助。a) 选择如下第一个红框中的＋，选择自己设计模块的路径，然后再选择ok，即可将模块添加到当前的工程中。
FPGA设计模板分享（2）--verilog常用模板分享
xuehua_12的博客
04-25 1248
FPGA工程师都知道，Verilog代码绝大部分都是always语句，结构基本上都是一致的，为了减少重复性的工作，让工程师专注于设计实现，明德扬精心制作了常用模板，只要你安装好明德扬提供的GVIM，就能使用这些模板了。 1.时序逻辑的模板 在GVIM输入“Module”并回车，如下图所示 [img]http://dl2.iteye.com/upload/attachment/0124...
FPGA设计模板分享(1)
xuehua_12的博客
04-25 734
[size=medium]FPGA工程师都知道，Verilog代码绝大部分都是always语句，结构基本上都是一致的，为了减少重复性的工作，让工程师专注于设计实现，明德扬精心制作了常用模板，只要你安装好明德扬提供的GVIM，就能使用这些模板了。 1.时序逻辑的模板 在GVIM输入“Shixu”并回车，如下图所示 [img]http://dl2.iteye.com/upload/att...
cae计算机仿真分析技术,厉害了 揭秘汽车设计中CAE仿真技术
weixin_39865625的博客
07-10 1961
在汽车研发中CAE计算机仿真技术有着重要意义，随着行业竞争的加剧，产品更新速度越来越快。CAE在产品设计的质量、寿命、性能和成本等方面发挥着更加重要的作用，CAE为汽车行业的高速发展提供了具有中心价值地位的技术保障，避免传统上的设计—试制—测试—改进设计—再试制的重复过程，为企业带来巨大经济效益。 在整车CAE仿真中，带内饰车身的仿真是核心内容之一。带内饰车身是将整车从软连接处(弹簧、衬套)断开，...
Verilog全新语法认识--Xilinx language template
ciscomonkey的博客
07-04 3686
文章目录0.背景1、verilog语法篇1.1、common constructs1.2 、compiler directives（编译指令）defineincludetimescale1.3 operatorarithmetricbitwiselogicreplicate/concatenate 复制和连接shift移位操作 0.背景 本篇blog将围绕官方提供的verilog模板以及仿真模板，...
FPGA verilog 模板设计示例（持续更新）
最新发布
qq_30093417的博客
04-24 1037
FPGA verilog设计模板示例，参考明德扬极简设计法
VCS与Verdi联仿，简要万能工程模板，持续更新中
08-20
我们将详细讲解VCS与Verdi的集成、工程模板的构建以及如何进行持续更新，确保适应不断变化的设计需求。 首先，VCS是Synopsys公司提供的一种先进的系统级Verilog仿真器。它支持Verilog和SystemVerilog语言，能处理大...
Verilog的常用testbench模板分享
weixin_41687532的博客
07-16 3574
  楼主在初学verilog的时候就一直对testbench该怎么写感到困惑，之后的学习过程中也陆陆续续地看过一些testbench文件，其中有一些其实相当于就在testbench里重写了一下要验证地模块，个人感觉这有点”鸡生蛋“和”蛋生鸡“那味儿了。虽说在testbench里写不用考虑能否综合的问题，可以用一些更为方便的写法，但是终归还是用的Verilog体系内的语法，描述待测试模块预期的功能时很有可能会犯类似的错误，因此楼主觉得这种testbench的写法应付比较简单的模块可能还行，比较简单直接，但是应
FPGA：我的零基础学习路线（2022秋招已上岸）持续更新中~
热门推荐
m0_46830519的博客
11-14 8万+
零基础FPGA学习路线
Testbench基本入门
浩瀚之水的专栏
08-24 2万+
1 编写testbench目的         编写testbench的主要目的是为了对使用硬件描述语言（HDL）设计的电路进行仿真验证，测试设计电路的功能、部分性能是否与预期的目标相符。 编写testbench进行测试的过程如下： 1）  产生模拟激励（波形）； 2）  将产生的激励加入到被测试模块并观察其输出响应； 3）  将输出响应与期望进行比较，从而判断设计的
【紫光同创国产FPGA教程】【第二章】LED流水灯实验及仿真
ALINX技术博客
01-29 6649
原创声明： 本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处（http://www.alinx.com）。 适用于板卡型号： PGL22G/PGL12G 1. 实验简介 通过LED流水灯实验，介绍使用PDS软件开发FPGA的基本流程，器件选择、设置、代码编写、编译、分配管脚、下载、程序FLASH固化、擦除等；同时也检验板上LED灯是否正常。 2. 实验环境 Windows 10 64位 Pango Design Suite 2020.3
时钟滴答定时器(sysclk)用法详解
10-03 1万+
目录： 概述：本篇博客针对sysclk内核定时器(时钟滴答定时器)的常见用法进行总结，分别实现sysclk的定时、延时、计时功能，全部为代码，寄存器描述需参考《Cortex-M3 权威指南》。 平台：stm32f103奋斗开发板   开发环境：MKD5 1：sysclk的定时功能 2：sysclk的us/ms级延时功能 3：sysclk实现us级精度计时功能 1：s
10、Testbench设计技巧
zj_xlink的博客
08-06 482
Testbench设计技巧
Vivado初学笔记
wuli_Thames的博客
04-05 6226
一、Xilinx 芯片类型（转自赛灵思官网） 目前学习的是7系列。性能从低到高：SPARTAN，ARTIX，LINTEX，VIRTEX。 芯片的内部资源在官网中也有介绍，此处就不贴了。 二、Vivado安装 由于电脑系统是win7的，所以在安装Vivado18.1时安装失败，只能安装16.4。看来以后的电脑系统要转用win10了。 三、Modelsim安装 安装Modelsim时，...
FPGA的阻塞赋值（=）与非阻塞赋值（＜=）
孤独的单刀
08-03 5563
1、理论 之所以会有阻塞赋值（=）与非阻塞赋值（<=）这两个概念，主要是因为电路可以分为两大块：时序逻辑电路和组合逻辑电路。 通常可以表述为如下两条： 在描述组合逻辑的always块中用阻塞赋值，则综合成组合逻辑的电路结构 在描述时序逻辑的always块中用非阻塞赋值，则综合成时序逻辑的电路结构 阻塞赋值（blocking assignments）由符号“=”完成。“阻塞”表示在当前的赋值语句完成之前，会阻塞其他的赋值语句。 非阻塞赋值（nonblocking assignments）由符号
Verilog常用语法总结
qq_43348331的博客
05-18 5115
一、模块的结构、数据类型、变量和基本运算符号 1 模块的结构 1.1 端口定义 module 模块名（口1,口2,口3,…）; 两种模块例化方式： 方法一：模块名（连接端口1信号名,连接端口2信号名,连接端口3信号名,…）； 方法二：模块名（.端口名1（连接信号1名）,.端口名2（连接信号2名）,…）； 例化时还可以对模块中的参数型（parameter）变量进行重新赋值； 例如： module min(input clk,input rst_n,input a1,output a2); parameter
Quatus联合modelsim仿真无法产生波形原因分析
Yuke的博客
10-03 1万+
Quatus ii联合modelsim仿真无法产生波形或波形一直为Hiz状态原因分析 最近用用modelsim仿真Quatus写的testbench，遇到了波形无法产生的问题，一直卡在这里很久都没找到原因，经过一番分析和各种乱试，终于找到原因了。  在设置编译的test bench的时候，一定要把顶层模块设置为xx_vlg_tst()，就是启动test bench template wri
FPGA 实现LED闪烁10次数,可通过参数修改闪烁时间和闪烁次数
jac_chao的博客
04-16 3231
FPGA 实现LED闪烁10次数,可通过参数修改闪烁时间和闪烁次数。
VerilogHDL常用代码总结与应用
资源摘要信息:"VerilogHDL常用代码" Verilog是一种硬件描述语言（HDL），广泛应用于数字电路的设计和模拟。它允许设计者通过文本文件来描述电子系统的功能和结构，是现代数字系统设计的核心技术之一。Verilog语言的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值