STA-静态时序分析学习记录-1

cell的传播延时是根据电平转换波形上的某些测量点定义的，使用以下四个变量定义这些测量点

#输入端口下降沿阙值
input_threshold_pct_fall: 50.0;

#输入端口上升沿阙值
input_threshold_pct_rise: 50.0;

#输出端口下降沿阙值
output_threshold_pct_fall: 50.0;

#输出端口上升沿阙值
output_threshold_pct_rise: 50.0;

假设有一个CMOS反相器cell，其输入输出管脚的波形图如下图所示，传播延时是指如下两个值：

• 输出下降沿延时（output fall delay）: Tf

• 输出上升沿延时（output rise delay）: Tr

从上面的波形图可以看到，Tf指的是从A port上升沿50%的时间点到Z port下降沿50%的点，50%是先前在测量点设定时设置的

Skew between signals

skew指的是多个信号之间在timing上的差值

例如，一个clock tree有500个end points，并且有50ps的skew，这意味着 clock tree起点到最长path终点 与clock tree起点到最短path终点之间的延迟差值是50ps

用下图来区分clock skew和clock latency