SystemVerilog学习记录
墨衍会员
·
AI 创作全网分发
墨衍智能分发
本文由作者通过墨衍一键同步至各平台
1分发平台
6.5k累计阅读
6.5k平均单平台
已同步平台
优快云
微信公众号
微博
知乎
掘金
百家号
博客园
抖音
小红书
你的文章也可以这样分发
墨衍会员 ¥399起/年，写一次发全网
我也要
AI摘要
文章通过代码示例展示了在使用force赋值后，若无release操作，变量值无法更改；而使用$deposit赋值则允许后续更改变量。强调了force与$deposit在变量管理上的不同规则。
以如下代码为例
来看看运行结果
可以看到语句for_value = 'd2并未执行
如果在force之后执行release会怎样，就像下面这样
此时再看运行结果
可以看出，在release之后又可以对变量 for_value进行赋值
同样直接给出代码
来看运行结果
可以看到在用$deposit进行赋值时，可以在后续更改变量的值
后仿真中的必懂VCS仿真选项之initreg和deposit
后仿真中，我们常常对于没有复位寄存器和存储器单元，使用仿真选项之initreg和deposit，两种处理方式。今天做总结。请注意：请勿将两者进行同时使用。对于到底选取哪种方式，要结合实际的情况决断。但是，两者同时使用，会有冲突，得不到预期结果。
知识点_001_后仿真_无复位寄存器和存储需要$deposit
1、后仿真中的无复位寄存器和存储 在IC设计中，处于减少功耗和面积的考虑会存在部分的无复位寄存器和存储单元，而在使用VCS进行后仿真时，无复位的寄存器和存储单元输出会是X态，因此会导致仿真异常，仿真结果不符合预期，因此在仿真时，需要对无复位的寄存器和存储单元进行初始化。 2、$deposit初始化无复位寄存器和存储 使用$deposit对无复位寄存器和存储进行初始化，是在0时刻，赋一个初始值...
VCS NLP 低功耗验证系列（八）：Assertion 深度专题——从内建断言到 PAVE 自定义断言完整工程
低功耗验证中的断言技术：从基础到自定义 本文系统介绍了低功耗验证中的三层断言技术体系： 设计功能断言处理：通过SNPS_assertion_control属性控制断电时断言行为，提供CONTINUE/SUSPEND/KILL三种模式，解决断电误报问题。 内建自动断言： 上电复位时序检查(assert_reset_sequence) 源断隔离检查(src_off_clamp_check) 钳位稳定性检查(clamp_toggle_check系列) 断电写入阻断(check_power_down_write)
DC网表仿真deposit文件
一、文件作用 后端使用dc工具生成. vg格式的网表文件。 deposit文件，各个子系统使用的网表文件不一致，要include相关的deposit文件。由厂商提供，开发用脚本转为. vh文件便于仿真。主要作用是初始化phy内的寄存器，以防先读后写时为x态。 二、语法 force 将信号赋予固定值，不能为变量值 deposit 可以将信号赋予变量值 initial begin $deposit(variable,value); $deposit(Q,0) end deposit比force好用，不用rele
openlayers6【十九】vue HeatmapLayer热力图层实现热力图效果详解
文章目录1. 写在前面2. Heatmap 类实现热力图2.1 Heatmap 参数2.2 实现热力图3. 完整代码4. 添加删除map图层的方法5. 热力图自身的get，set方法 1. 写在前面 我们主要看热力图的效果，区域绘制效怎么设置详细内容可以访问 openlayers6【十七】vue VectorLayer矢量图层画地图省市区，多省市区(粤港澳大湾区)效果详解 在 openlayers 中，图层是使用 layer 对象表示的，主要有 WebGLPoints Layer、热度图(HeatMap L
信号处理中的滤波器的阶数和谐波的理解
最近在读paper的时候，遇到了一些以前遗忘的问题，先重新查找，记录在这里，以备不时之查看。 我相信一定有小伙伴跟我有过一样的疑惑，那就是我们在使用滤波器的时候，总是遇到滤波器的阶数这个概念参数，我们很多都是根据别的paper里的设置，设置自己的科研参数，其实并不是很理解其中的含义： 其实我们常用的阶数N的意思是： 滤波器的阶数，就是指过滤谐波的次数，一般来讲，同样的滤波器，其阶
VCS & Verdi Testbench仿真笔记
initial begin $fsdbDumpfile("top.fsdb"); $fsdbDumpvars(0,tb_top,"+all","+mda","+parameter"); end FSDB Dumping task fsdbDumpfile,设置FSDB的名字，默认是“novas.fsdb”,fsdbDumpfile , 设置FSDB的名字，默认是“novas.fsdb”,fsdbDumpfile,设置FSDB的名字，默认是“novas.fsdb”,fsdbDumpfile(“
DDR的Controller、Channel、Chip、Rank、Bank、Row、Column、Sided、Dimm
DDR的Controller、Channel、Chip、Bank、Rank、Row、Column、Sided、Dimm
Verilog篇(一)
Verilog在行为级建模时常用到的一些函数，变量等。 1：$random(seed)，每次根据seed的值产生一个32位的有符号数，seed的数据类型必须是寄存器(reg),整形(integer),时间(time)等类型。变形$dist_uniform(seed,start,end)。 integer a_time; integer AP_SEED; a_time = $dis...
SikuliX实战：5分钟搞定游戏挂机脚本（附防检测思路与Python集成技巧）
本文详细介绍了如何使用SikuliX快速开发游戏挂机脚本，包括环境配置、基础原理、防检测策略及Python集成技巧。通过实战案例展示如何实现自动化任务、高级防检测方案，并结合Python提升脚本性能与智能度，帮助玩家高效完成重复性游戏操作。
YOLO26改进策略【卷积层】| HWD，引入`Haar小波变换`到下采样模块中，减少信息丢失
本文记录的是。传统的卷积神经网络中常用的最大池化平均池化和步长为2的卷积等操作进行下采样可能会导致信息丢失，为了解决信息丢失问题，HWD作者受无损信息变换方法的启发，引入Haar小波变换到下采样模块中，
Verilog && System Verilog 详细语法知识点
Verilog && System Verilog 详细语法知识点
破盾实录｜Vueling航空阿卡迈防护逆向：从503挑战到Cookie生成的全流程拆解
摘要：文章分享了作者在爬取西班牙伏林航空(Vueling)机票数据时，遭遇阿卡迈(Akamai)防护系统的实战经历。起初简单的请求被拦截返回503错误，分析发现阿卡迈通过混淆JS代码实施"挑战-验证"机制，需模拟真实浏览器环境才能获取有效Cookie。作者详细拆解了逆向过程：从抓包分析JS挑战流程，到破解代码混淆和控制流平坦化，最终用Python+Pyppeteer成功模拟浏览器特征，突破防护获取数据。整个过程涉及JS反混淆、环境检测绕过和Cookie生成验证等关键技术点，为类似防护系统
force与deposit在SystemVerilog中的区别详解
在 SystemVerilog 和 UVM 验证环境中，force和deposit是两种用于控制信号值的强大机制，主要用于调试、驱动特定场景和绕过常规验证流程。
基于Simulink的强化学习（DQN）自主调节占空比
摘要：本文介绍了一种基于Simulink的强化学习(DQN)方法，用于Buck变换器的自主占空比调节。通过建立马尔可夫决策过程模型，设计了包含状态、动作和奖励函数的强化学习框架，并在Simulink中实现了Buck主电路、RL接口模块和DQN智能体的集成。实验表明，相比传统PID控制，DQN方法在负载突变和输入跌落等复合扰动下表现出更好的鲁棒性，电压超调小于1%，恢复时间缩短至0.3ms。文章还详细讨论了关键设计技巧、工程挑战及对策，并提出了多目标优化、先进算法应用等扩展方向，为智能电源控制提供了新思路。
【机器学习】一文搞懂算法模型之：Transformer
必会算法模型之：Transformer
UVM及SystemVerilog中的force、deposit及两者的区别
除此之外，使用uvm_hdl相关后门接口可以在case_lib包在package里访问RTL的信号，而常规SystemVerilog的force则不行，常规的force必须要求case_lib在package之外，即$unit空间。也就是说，如果case_lib在package里，下面第一行不可行，但是第二行可行，但这有个条件，需要添加编译选项-debug_access+f来支持该功能。但是force的值会一直保持，而deposit只是set值，值可以被接下来的操作覆盖。
VC中sqlite的使用
在VC中对sqlite的使用，实现数据库大批数据的快速插入，读取数据库中的数据在ListCtrl中显示
Verilog中inout的使用
Verilog中inout的用法
Outlook Express 6 (OE6) for Win7/Win8/Win10
英文版 Outlook Express6.0， 兼容Win7/Win10/WinXP，解压就可用。
计算机控制技术及应用
《计算机控制技术及应用》通过总结作者的科研成果和吸收国内外的先进理论、方法和技术，以计算机控制系统的网络化、开放化、智能化和集成化发展趋势为主线索，主要介绍计算机控制系统的基本概念和计算机控制系统的典型形式，计算机控制系统的数学描述与基本分析方法，以及数字PID控制器、最少拍控制系统、达林算法、状态变量设计法等设计方法及其各种改进算法。重点突出计算机控制系统输入输出通道接口的设计方法和典型控制系统的设计案例与实现方法等。
System verilog基础-子程序和测试平台
接口可以用作设计，也可以用作验证，在验证环境中，接口可以使得连接变得简洁而不易出错。interface和module的使用性质很像，它可以定义端口，也可以定义双相信号；它可以使用initial和always，也可以定义function和task。使用了interface之后，结构图变成：可以看到，使用interface之后，整个测试框图简洁了很多。接口将有关信号封装在同一个接口中，对于设计和验证环境都便于维护和使用。如果你需要添加新的信号，只需要在接口中定义这个信号即可。由于接口既可以在。
VB摄像头监控
该VB模块可对摄像头捕获的画面进行录像等，可在创建的窗口进行控制
【原】deposit 专题分析
待补充
【原创】关于后仿我知道的不多
GLS 后仿
Linux进阶
Linux_2 查找文件和文件内容 find命令 find是一个非常有效的工具，它可以遍历当前目录甚至于整个文件系统来查找某些文件或目录。 find命令选项 -name 按照文件名查找文件。 -perm 按照文件权限来查找文件。 -prune 使用这一选项可以使find命令不在当前指定的目录中查找，如果同时使用了 - depth 选项，那么-prune选项将被find命令忽略。 -user 按照文件属主来查找文件。 -group 按照文件所属的组来查找文件。 -mtime -n +n 按照文件的更改时间来查
Verilog HDL基础语法
FPGA基础语法
system verilog随机函数_总结verilog产生随机数的$random和seed
$random(seed)是verilog中最简单的产生随机数的系统函数。在调用系统函数$random(seed)时，可以写成三种样式：1)$random，2)$random()，3)$random(seed)。下面分别说明：1)$random这是最简单的一种写法，略去了seed这个传入参数，$random会使用一个默认的seed(这个默认值为0？)。也正因此，每次进行仿真时，$random产生的...
原来这就是python装饰器
我们利用一个生活中的场景来进入装饰器的世界！ 我们模拟银行存取款的过程，代码如下： def deposit(): print('存款中...') def withdraw(): print('取款中...') key = 1 if key == 1: deposit() else: withdraw() ...
SystemVerilog(六)-变量
System Verilog提供两组通用的数据类型：网络和变量（nets 和 variables）。网络和变量同时具有类型和数据类型特性。类型表示信号为网络或变量，数据类型表示网络或变量的值系统，即2态或4态。为简单起见，使用术语data type来表示信号的类型和数据类型。软件工具（如仿真器和综合编译器）使用数据类型来确定如何存储数据和处理数据上的更改。数据类型影响操作...
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
4332
扫一扫
