I_learn_code的博客

可能在design中有很多地方都调用了，如果一个一个去找，design规模大的话，很难找全，在vcspyglass中可以用如下cmd抓取所有调用。在user guide中有提到，默认情况下，tool最多显示100个objects，如果超过100个，则会用。被调用的次数超过100时，可以在vcspyglass的cmd line先执行如下命令。-limit 0 是不限制显示数量，不指定的话，默认显示100条。-verbose 的作用是显示Error的详细信息。的方式抓取同一类的信号，比如如下module。

把dump不同hier的fsdb文件merge到一起，当在实际项目中，每个fsdb文件中的信号都比较多，于是拉信号时就出现了下面这个问题。原因是在实际项目中，难以避免有些信号是同名的，而且在我的使用方式下，dump的时间范围又都是一致的，于是verdi就认为这是有问题的。于是抱着试试的想法，把FileType改成split，其他暂时不动，修改成如下的样子（第6行的stitch改成split）由于当时实验的时候只用了两个小的fsdb文件，每个fsdb文件中包含的信号量也比较少，所以并没有发现问题。

分享几个这段时间学到的verdi操作。

这段时间例化了挺多mem，过程中也了解到了一些新的东西，在这里记录一下。

前段时间看到别人用verdi看状态机的波形时，可以显示定义的状态参数，觉得很有意思，特地学习了一下。这种信号，我们要想知道每个数值代表的状态，还需要跟定义的parameter比对。**不过也可以尝试在完成下图操作后，直接在rtl处拉信号，应该也是可行的 **像这种状态值少的，很容易记住，但如果状态有数十个，找数值对应的状态简直是灾难。显示的两个图形是 fsm，因为这份rtl里用了两个fsm，所以会显示出两个。选中 Tool ，在选择箭头指向的位置，然后会有一个弹窗。在点击红框选中的部分，会有如下选项。