pullup和pulldown在verilog中的使用方法

原创 已于 2025-04-17 13:17:14 修改 · 5.2k 阅读 · 54 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#IC #数字IC

于 2023-06-10 22:28:19 首次发布
文章介绍了Verilog中pullup和pulldown的概念，它们不是内置原语，而是在仿真或综合过程中用于设置信号默认状态。通过举例展示了在不使用和使用pullup时，对逻辑输出的影响，并解释了push-pull和open-drain电路的工作原理，强调了在实际硬件中上拉电阻的重要性。

文章目录


历史内容合集

0 前言

这段时间涉及到了IO-PAD，在IO-PAD的RTL的时候注意到了pullup和pulldown，对这个知识比较好奇，就研究了一下，顺便记录下来，IO-PAD的内容等我再研究研究再考虑记录吧 >_<

1 pullup和pulldown的介绍

pullup和pulldown并非是verilog的内置原语，仅在仿真或综合过程中起作用，用来设置信号的默认状态

在实际的硬件电路中，用来代表上拉和下拉，就比如在I2C中，SCL和SDA两个信号是open-drain的，在实际使用过程中往往需要接上拉电阻，如下图

接在VCC的两个电阻就是上拉电阻，这个上拉电阻在verilog中就可以用pullup表示

下面结合实例来看看怎么使用

2 不使用pullup和pulldown的情况

`times
最低0.47元/天 解锁文章
[SV]在 Verilog 中，对某个信号施加一个弱下拉，但又不能影响后续的正常驱动
元直的博客
07-25 242
摘要：Verilog中实现弱下拉（weak pull-down）而不影响后续强驱动的方法主要有两种。推荐使用pulldown门级原语，它会在无强驱动时自动将信号拉低，当有assign等强驱动时会自动被覆盖。SystemVerilog还支持通过带强度的assign语句实现。关键是不能使用普通assign（会永久拉低），而应使用pulldown原语或带weak0强度的驱动。这种方法适用于总线、复用信号等需要默认状态的场景。
电阻（4）之上拉电阻与下拉电阻详解
weixin_30693683的博客
02-04 6707
原文地址点击这里： 上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉），无论它的具体用法如何，这个基本的作用都是相同的，只是在不同应用场合中会对电阻的阻值要求有所不同，从而也引出了诸多新的概念，本节我们就来小谈一下这些内容。如果拉电阻用于输入信号引脚，通常的作用是将信号线...
verilog中pullup和pulldown的用法
Alfred的博客
12-22 1万+
pullup、pulldown的用法： pullup或pulldown只对对当前无驱动的线wire才会有作用，若有驱动应该按照驱动信号来决定！ 当线wire为z时，pullup或pulldonw才起作用！ 也就是‘Z’可以变成‘1’或‘0’，而不是‘0’能变‘1’（‘1’变‘0’），否则就跟你设计想法不一样了。 以下的例子进一步说明了这个问题： `timescale 1ns/1ps module test(); reg a; reg d; wire b; wire c; wire e; reg clk;
Verilog语法中pullup.pulldown使用举例和分析
pickle2009的博客
10-22 1万+
在模拟IP仿真时，通常会使用到上拉、下拉电阻设置（此时还不是网表或hi spice仿真），其上拉电阻对应信号可赋值为1，下拉电阻赋值为0。因此会使用到pullup或pulldown。如下举例（引自某度问答）： wire abc; pullup(abc); assign abc = enable ? 1’b0 : 1’bz; enable为bai1的时du候 abc信号为0 enable 为0的时候 assign语句的输出为高阻，zhi但是因为pullup了abc，所以abc的值为1 pullup是不可综合的
47，Verilog-2005标准篇：上拉（pullup ）和下拉（pulldown）门
FPGA_LOVE的博客
06-30 928
上拉门在其端口列表中连接的网络上设置逻辑值 1。下拉门在其端口列表中连接的网络上设置逻辑值 0。门的strength1强度指定将被忽略，且这两种门都没有延迟指定。门指定有strength0强度，则信号应具有指定的强度。在没有强度指定的情况下，端口网络上的信号应具有。门指定有strength1强度 或。门的strength0强度和。强度驱动neta，p2实例以。在此示例中，p1实例以。
verilog中的pullup和pulldown是什么意思
万方名的博客
04-07 1657
在Verilog中，pullup和pulldown是用来模拟上拉和下拉电阻的。pullup将信号拉高到逻辑高电平，通常用于确保当没有其他驱动时，信号默认为高电平。相反，pulldown将信号拉低到逻辑低电平，确保在无驱动时信号默认为低电平。这两者常见于数字电路设计，用于提供稳定的逻辑电平，避免悬空状态。
GPIO基礎知識以及上下拉電阻（Pull up/down）
元直的博客
06-04 2万+
GPIO基礎知識以及上下拉電阻（Pull up/down） 一、GPIO的基础知识 GPIO（General Purpose I/O Ports）意思为通用输入/输出端口，通俗地说，就是一些引脚，可以通过它们输出高低电平或者通过它们读入引脚的状态-是高电平或是低电平。GPIO口一是个比较重要的概念，用户可以通过GPIO口和硬件进行数据交互(如UART)，控制硬件工作(如LED、蜂鸣器等)，读取硬件的工作状态信号（如中断信号）等。几乎所有的CPU、M...
元器件应用中的Verilog HDL上拉、下拉电阻
12-09
在Verilog HDL中，我们可以通过实例化一个上拉门（如`pullup`门）来实现这个功能。例如，以下语句创建了一个名为PUP的上拉电阻实例，并将其输出端口Pwr设定为高电平： ```verilog pullup PUP (Pwr); ``` 在这个...
时序liberty文件中的stage_type的both pullup pulldown
最新发布
05-07
好的，我现在需要解答用户关于Liberty文件中`stage_type`设置为`both`、`pullup`、`pulldown`的具体含义和用法的问题。首先，我需要回顾之前关于`stage_type`的讨论，确保理解正确。 用户之前的问题是关于`stage_...
在verilog中pull up（）和force（） 作用是什么
04-01
在Verilog中，`pullup`（注意：标准语法为`pullup`而非`pull_up()`）和`force`是两个不同用途的关键字/命令，具体作用如下： --- ### 一、`pullup` 的作用 1. **功能定义** `pullup` 是 **上拉电阻** 的建模...
关于pullup和pulldown电阻
duck_maxwit的专栏
05-28 8103
经常配制GPIO时，看到GPIO口可以pull up/down，有些不理解，正好在网上看到一些有用的东西。 Question: 　　by Surendar 　　What is the purpose of Pull up and Pull down resistors and how the absence of these will affect the circuits? 　　T
GPIO口的pull up和pull down，no pull的意义以及怎么配置。
热门推荐
panyan120的博客
08-08 3万+
一般来说，需要区分这个GPIO口用于输入还是输出。 如果是output，那个一般选择no pull,这样，引脚才能根据你的output数据，进行正确输出。 如果是input，那么需要看具体应用的默认输入值是0还是1. 如果默认是输入0，则最好配置为pull down，反之则配置为pull up. 这样做，主要是为了外部电路在没有上下拉的情况下，出现不确定情况。 有许多硬件工程师设计电路时...
I2C Verilog的实现（一）
phenixyf的专栏
09-06 1万+
TestBench 程序 `timescale 1ns / 1ps module test( sda ); reg scl; inout sda; reg sda_out; wire sda_in; reg [7:0] data; reg start_flag, stop_flag; assign sda = sda_out ? 1'bz : 1'b0; assign
Verilog中pullup(scl)和assign (weak0, weak1) scl = 1‘b1的区别
Alfred的博客
01-12 8530
在Verilog中经常会遇到pullup、pulldown和assign (strength0, strength1)，那么它们究竟有什么区别？ 它们之间的区别主要是语法和驱动强度。 pullup、pulldown看做是门级原语，assign语句看做是RTL。 SystemVerilog接口不允许门级原语。如果是用来写ip，应该使用assign语句。 一些工具，像静态时序分析，期望用门级原语建模，而不是RTL，这时应该使用pullup、pulldown来代替。 pullup、pulldown默认的驱动强度是
Verilog基础学习一
weixin_44079914的博客
03-24 1342
HDLBits verilog 语言 Verilog语言入门 文章目录HDLBits verilog 语言前言一、basic1.Problem 2 : Wire2.Problem : Simple Gate二、vectors1.声明向量2.片选3.Problem16：Vector reversal 14.Problem 17 : Replication operator三、Modules1.概念2.模块信号连接的两种方式3.Problem 23: (Module shift8) (多路选择器)4.Pr
一文了解上拉电阻和下拉电阻(一)
Alfred的博客
01-16 5535
上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉），无论它的具体用法如何，这个基本的作用都是相同的，只是在不同应用场合中会对电阻的阻值要求有所不同，从而也引出了诸多新的概念，本节我们就来小谈一下这些内容。 如果拉电阻用于输入信号引脚，通常的作用是将信号线强制箝位至某个电平，以防止信号线因悬空而出现不确定的状态，继而导致系统出现不期望的状态，如下图所示： [外链图片转存失败,源站可能有防盗链机
systemverilog中输入输出系统任务和函数(一)——显示相关的任务
hh199203的博客
08-01 1632
在systemverilog中提供了许多输入输出的系统任务和函数，本文主要介绍以下这些显示相关的任务。本文主要介绍systemverilog中，显示相关的任务。
【IEEE_Verilog-7.9】Verilog中的逻辑强度建模Logic strength modeling
Alfred的博客
01-04 2507
7.8 pullup and pulldown sources 上拉或下拉源的实例化声明应该以以下关键词之一开始： pullup pulldown 一个上拉源应该对连接到它的终端列表中的net赋值1，下拉源应该对连接到它的终端列表中的net赋值0。 在缺少强度的情况下，对net放置的这些源信号应该有pull强度。如果对一个上拉源有strength1的强度或对一个下拉源有strength0的强度，这个信号应该有指定的强度。对一个上拉源的strength0的强度或对一个下拉源的strength1的强度应该被忽略
OUTPUT,INPUT,INPUT_PULLUP三种模式的区别
e2874742648的博客
05-19 5670
当我们需要使用该内部上拉电阻，可以通过pinMode()将引脚设置为输入上拉（INPUT_PULLUP）模式。（1）设置引脚 为输出（OUTPUT）模式，此时引脚为低阻抗状态，可以向其他电路原件提供电流（通常为40mA以内）（2）设置引脚为输入（INPUT)模式，，此时引脚为高阻抗状态，此时该引脚可用于。注：观察此时读入的信号与digitalRead（）的异同。（3）设置引脚为输入上拉（INPUT_PULLUP)模式。一，首先三种模式都需要由pinMode()函数来设置。输入上拉模式的作用是：抬高电位。
评论 4
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值