VCSpyglass用get_cells抓取内容显示不全解决方法

原创

已于 2025-04-17 13:18:47 修改 · 459 阅读

8 ·

CC 4.0 BY-SA版权

文章标签：

#数字IC #fpga开发

于 2025-04-17 13:12:49 首次发布

文章目录

0 应用背景
1 原因
2 解决方法
3 一点其他的操作
- 3.1 获取两个clk的关系
- 3.2 抓取指定的cdc Error

历史内容合集

0 应用背景

在vcspyglass中，可以通过get_cells -filter的方式抓取同一类的信号，比如如下module

module async_fifo (
output empty,
output full
......
);

   // 省略code内容
   // ......
   // 这是结束处 
endmodule

async_fifo可能在design中有很多地方都调用了，如果一个一个去找，design规模大的话，很难找全，在vcspyglass中可以用如下cmd抓取所有调用async_fifo的hier

get_cells -filter "ref_name=~*async_fifo*" -h

但是当async_fifo被调用的次数很多时，tool会用...省略掉一些

下面介绍原因

1 原因

在user guide

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

行走的BUG永动机

关注关注

5
点赞
踩
8

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

（93）Vivado时序约束TCL命令-get_cells

m0_46498597的博客

04-12

1312

（93）Vivado时序约束TCL命令-get_cells 1 文章目录 1）文章目录 2）时序约束引言 3）FPGA时序约束课程介绍 4）Vivado时序约束TCL命令-get_cells 5）技术交流 6）参考资料 2 时序约束引言 1）什么是静态时序分析？通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，从而实现我们的时序要求，达到时序的收敛。

如何使用Django通用视图的get_queryset, get_context_data和get_object等方法

热门推荐

大江狗

05-15

2万+

Django提供了很多通用的基于类的视图(Class Based View)，可以帮我们简化执行以下操作的代码。这些基于类的视图还提供了get_queryset,get_context_data和get_object等方法以便我们更灵活地使用它们。我们今天就来看下我们何时需要使用这些方法以及如何使用。本文出自【Django基础知识(3): 视图View的编写及如何使用通用视图】展示...

参与评论您还未登录，请先登录后发表或查看评论

VC_Spyglass_verdi_UserGuide T-2022.06 中文翻译

q774318039a的博客

07-18

3156

点击Verification下的CDC, CDC/RDC, Lint，在data view视图中会显示检查的概要情况。这个界面下可以选择和两种视图。如果是CRC/RDC检查的消息摘要，还有多个导出按钮。

VC Spyglass CDC(一）CDC与亚稳态、亚稳态电路的分类

hzmscut的博客

06-20

344

Synopsys Verification Continuum的静态验证平台包含了VC LPVC formal三种静态检查工具。Spyglass原是Atrenta旗下的静态检查工具，占据CDC/RDC sign-off工具的大部分市场份额。后来Synopsys收购了Atrenta，整合Spyglass推出了。

VC SPYGLASS——RDC Verification

hzmscut的博客

06-04

1184

电路处理过的，复位释放导致的亚稳态不存在，主要是reset assertion时刻带来的亚稳态。每个模块的复位信号不一样，信号在跨异步复位域传输就会出现亚稳态的问题。2. 没有声明的soft reset(由reset控制，由dff q输出，经过组合逻辑，输入给其他dff作为reset),建议soft reset 显示定义出来。默认情况下，D-Q的reset传递是disable的，要设置才可以接收到原来的rst的，不设的话是没有reset传递的。1.当复位信号相同时，不存在RDC问题。

VC Spyglass：Lint官方Hands-on Training（一）

前进，才知道自己的渺小

06-19

1858

本文是对VC Spyglass Lint Hands-on Training中第一个实验的翻译（有删改），Lab文件可以从以下链接获取。

PHP中使用file_get_contents抓取网页中文乱码问题解决方法

12-18

解决这个问题的一种方法是使用 `cURL` 库代替 `file_get_contents`。`cURL` 提供了更丰富的配置选项，可以处理 GZIP 压缩。在 `cURL` 设置中，添加 `CURLOPT_ENCODING` 参数，并将其值设为 `"gzip"`，如下所示： ``...

php file_get_contents抓取Gzip网页乱码的三种解决方法

01-20

把抓取到的内容转下编码即可($content=iconv(“GBK”, “UTF-8//IGNORE”, $content);)，我们这里讨论的是如何抓取开了Gzip的页面。怎么判断呢？获取的头部当中有Content-Encoding: gzip说明内容是GZIP压缩的。用...

PHP抓取HTTPS内容和错误处理的方法

11-23

在本文中，我们将深入探讨如何解决PHP抓取HTTPS内容时遇到的错误，并介绍两种常用方法：`file_get_contents()` 和 `curl`。首先，让我们分析标题和描述中提到的错误：“PHP Warning: file_get_contents(): Unable ...

vc_static spyglass lint cdc rdc check summary

gsp12356的博客

12-09

2317

首先不管是lint cdc rdc report,都分成两大部分，一部分report是setup阶段，另一部分report是相应的规则检查。只有setup阶段的error/warning都清理干净，第二部分的报告才有价值。

VC Spyglass CDC(三）与Spyglass CDC的区别

Holden_Liu的博客

11-03

1万+

VC Spyglass CDC Synopsys Verification Continuum的静态验证平台VC static platform包含了VC LP，VC formal，VC Spyglass三种静态检查工具。Spyglass原是Atrenta旗下的静态检查工具，占据CDC/RDC sign-off工具的大部分市场份额。后来Synopsys收购了Atrenta，整合Spyglass推出了VC Spyglass。VC Spyglass作为Synopsys推出的期望继承Spyglass的新一代产品，

VC Spyglass 对比 Spyglass 描述抽象模型 abstract port

Holden_Liu的博客

10-29

8837

CDC check中，在使用blackbox或者abstarct model时需要做抽象模型处理。 VC Spyglass使用一系列attribute命令，可读性更好。 Spyglass使用abstract_port和assume_path。 Description Note: This document is not writing a SAM (Static Abstract Model). A SAM is an auto-generated, reduced representation of th

VC Spyglass CDC跨时钟错误

hzmscut的博客

06-20

1597

图5-1 所示为亚稳态的案例，F1是clk_A时钟域的寄存器，F2是clk_B时钟域的寄存器，clk_A和clk_B是异步时钟，寄存器F1的输出信号A发生跳变的时刻有可能与clk_B的上升沿发生重叠，此时对寄存器F2来说，在setup-hold time时间区间内，输入A没有保持稳定，因此寄存器F2输出的B是不确定状态，这就是亚稳态。例如下图7-29和7-28中，x和y的组合（x，y）在同步前只有（1,1）和（0,0）的组合，在同步后出现了（1,0）的组合，还有可能出现（0，1）组合。后期我们会持续更新。

DC或PT相关概念、命令（Tcl）

Jackiezhang1993的博客

08-19

5936

1、关于Cell Count ①leaf cell = sequential cell + combination cell ②利用sizeof_collection命令去抓取hier_cell、leaf_cell以及当前设计的总cell数。 ③A cell is an instance of a netlist logic object, which can either be a leaf-cell or a hierarchi...

数字IC设计基本概念之多时钟设计

Ruanyz_china的专栏

09-02

1318

但是，对于如图所示时钟复用器，在任何给定时间，三个时钟中只有一个可以在路径上运行。考虑具有四个时钟CK1，CK2，CK3，CK4的电路示例。如果两个时钟共享一个共同的时钟源，并且有固定的相位关系，则两个时钟相互同步。这会使EDA工具忽略从CK1时钟域开始到CK2时钟域结束和从CK2时钟域开始到CK1时钟域结束的任何时序路径。EDA不会检查由一个时钟触发并由另一个时钟捕获的时序路径，就像在两个时钟之间声明false path。在任何给定的时间，只有两个时钟中的一个被使能，所以两个时钟不会交互。

Spyglass手册目录

q774318039a的博客

07-14

6876

Spyglass相关的PDF文档。

Synopsys工具中命令中filter的妙用

i_chip_backend的博客

03-23

7407

在Synopsys的命令森林了，这个filter的用法你一定要get。绝对是助力你事半功倍的好帮手

PrimeTime基础命令：get_cells

KUORIDER的博客

09-22

9575

get_cells 描述创建一个collection，包含了当前design中与当前instance有关的所有cells；可以把这个collection传递到其他变量或者命令中。参数 -hierarchical 逐层搜索与当前instance相关的cells -filter expression 根据表达式对collection进行筛选；筛选基于expression的attributes -quiet 关闭没有匹配结果时的警告和错误信息；不会关闭语法警告 -regexp 利用正则表达式进行匹

数字后端 get_cells 抓取fixed的inst

最新发布

09-03

<think> 首先，用户的问题是关于数字后端设计中使用Tcl命令（如get_cells）抓取固定（fixed）的实例（inst）的方法或相关指南。用户引用了几个站内引用，我需要参考这些，但用户说这些引用仅供参考，不是真正需求，我应该基于用户上一次的问题和我的回答来响应。回顾用户的问题： - 用户上一次的问题：我想查找在数字后端使用get_cells抓取fixed的inst的方法或相关指南。 - 用户提供了三个引用： - 引用[1]：涉及使用dbGet命令获取cell的max cap信息。 - 引用[2]：提到option如-mark_fixed和-stop_on(by)_sequential_cells，用于控制fixed属性。 - 引用[3]：使用set_property LOC来约束位置。用户的核心需求是：如何使用get_cells命令抓取fixed的实例（inst）。在数字后端设计中，使用EDA工具如Cadence Innovus或Synopsys IC Compiler，“fixed”通常意味着实例的属性被设置为固定位置，不能被自动放置工具移动。关键命令是get_cells，它是一个Tcl命令，用于从设计数据库中获取单元实例。要筛选出fixed的实例，我需要使用属性或选项来指定。从引用[2]中，提到了-mark_fixed和-stop_on(by)_sequential_cells选项，这些可能用于Placement阶段，但它们不是直接用于get_cells。我需要回忆或推断如何用get_cells筛选fixed实例。在标准Tcl命令中，get_cells命令通常有选项来基于属性过滤。例如，在Innovus中，get_cells可以有-filter选项来指定属性。常见属性是isFixed或fixed，表示实例是否固定。所以，可能的命令是： get_cells -hierarchical -filter "isFixed == true" 或类似。引用[3]提到set_property LOC，用于设置位置，这可能导致实例fixed。在数据库中，实例可能有属性如IS_FIXED或FIXED。用户提到了“fixed的inst”，所以inst指的是实例（instances）。在回答中，我需要： - 使用中文回答。 - 结构化清晰。 - 添加引用标识。 - 生成相关问题。系统级指令： - 行内数学用$...$，但这里没有数学内容，所以可能不需要。 - 独立公式用$$...$$，但可能不适用。 - LaTeX语法正确。 - 生成相关问题。回答结构： 1. 解释如何获取fixed实例。 2. 提供示例命令。 3. 参考给定的引用。 4. 添加引用标识。 5. 生成相关问题。基于引用和知识： - 引用[1]：使用dbGet，但这是数据库命令，可能与get_cells类似。 - 引用[2]：提到了fixed属性，选项如-mark_fixed。 - 引用[3]：位置约束，可能导致fixed。在Cadence Innovus中，get_cells命令可以使用-filter选项。属性名可能是FIXED或IS_FIXED。标准做法： - 使用get_cels -filter {isFixed == 1} 或类似。在一些工具中，属性名可能不同。通用方法：先理解fixed属性的名称。用户可以从设计数据库中查询属性。例如，使用get_property命令。但用户指定了get_cells。所以，我可以说：在Tcl脚本中，使用get_cells命令配合-filter选项过滤fixed实例。属性名通常是"FIXED"或"IS_FIXED"。示例： get_cells -filter {FIXED == true} 或者： get_cells -filter {IS_FIXED == 1} 这取决于工具的具体实现。在引用[2]中，提到了-stop_on(by)_sequential_cells和-mark_fixed，但这些用于placement选项，不是直接用于get_cells。我需要基于标准知识。生成相关问题： - 如何设置实例为fixed？ - 有哪些其他属性可以用来过滤实例？ - 如何处理层级结构？ - 示例脚本。确保回答真实可靠。最终的回应：在数字后端设计中使用Tcl命令抓取fixed实例： - 常用方法是使用get_cells命令的-filter选项过滤固定属性。 - 属性名通常为"IS_FIXED"或"FIXED"，值为1或true。 - 示例命令：`get_cells -filter {IS_FIXED == 1}` 引用[2]提到，在Placement阶段可以使用选项如-mark_fixed来控制fixed属性[^2]。相关问题： 1. 如何设置实例为fixed？ 2. get_cells命令有哪些常用过滤选项？ 3. 如何批量处理fixed实例？添加引用标识。 </think> ### 数字后端使用get_cells抓取fixed的inst方法指南在数字后端设计（使用EDA工具如Cadence Innovus或Synopsys IC Compiler）中，`get_cells`是一个Tcl命令，用于从设计数据库中获取单元实例（inst）。要抓取固定（fixed）的实例（即位置被锁定，不能被自动放置工具移动的单元），您需要使用`-filter`选项基于属性过滤。以下是一种标准且可靠的方法，基于行业常见实践和参考提供的引用内容。 #### 核心方法 1. **理解fixed属性**：在大部分EDA工具中，实例的固定状态由属性（如`IS_FIXED`或`FIXED`）控制。这些属性值通常为布尔型（1表示true，0表示false）。您可以通过查询设计数据库确认属性名称（例如，使用`report_property [get_cells *]`查看可用属性）。 2. **使用`get_cells -filter`过滤**：核心命令格式为： ```tcl get_cells -hierarchical -filter {IS_FIXED == 1} ``` 或（如果属性名不同）： ```tcl get_cells -hierarchical -filter {FIXED == true} ``` - `-hierarchical`：确保递归搜索整个设计层级（包括子模块）。 - `-filter`：指定过滤条件，属性名需根据工具具体实现调整（常见于Cadence Innovus的`IS_FIXED`或Synopsys工具的`FIXED`）。 3. **示例脚本**：以下脚本演示如何抓取所有fixed实例并输出其名称： ```tcl # 获取所有fixed实例 set fixed_cells [get_cells -hierarchical -filter {IS_FIXED == 1}] # 遍历并输出实例名称 foreach cell $fixed_cells { puts "Fixed Cell: [get_object_name $cell]" } ``` - **说明**：如果实例数量庞大，建议添加范围限制（如`-of_objects [get_designs top]`）以提高性能。 4. **参考引用内容的应用**： - 引用[2]提到选项如`-mark_fixed`，这用于Placement阶段控制fixed属性，确保实例在自动布局时不被移动[^2]。虽然不直接用于`get_cells`，但您可以在设置fixed属性后使用上述命令查询。 - 引用[3]涉及位置约束（如`set_property LOC`），设置位置后实例往往自动变为fixed[^3]。您可以使用`get_cells -filter`抓取这些实例进行验证。 5. **注意事项**： - **属性确认**：工具差异可能导致属性名不同（如Cadence Innovus常用`IS_FIXED`，Synopsys IC Compiler可能用`FIXED`）。建议先用`get_property -class cell`查询属性列表。 - **性能优化**：在大规模设计中，添加层级或范围限制以避免性能瓶颈。例如： ```tcl get_cells -of_objects [get_designs sub_module] -filter {IS_FIXED == 1} ``` - **错误处理**：在脚本中添加错误检查，如`if {[sizeof_collection $fixed_cells] > 0}`确保集合非空。 #### 为什么这个方法可靠？ - 此方法基于EDA工具的标准Tcl API，已在数字后端流程中广泛应用（如Placement和Clock Tree Synthesis阶段）。 - 参考引用[2]强调了fixed属性的控制逻辑[^2]，确保实例状态一致；引用[3]的位置约束也间接关联fixed属性[^3]。