论clock tree对congestion问题的影响

congestion问题分为局部和整体，最重要的观察能力。解congestion属于PR前期工作，用于评估PR面积够不够用，在这个阶段对timing和/clock tree基本不做要求，但是本文章通过前期稍微调整clock tree，对主要模块分开独立长tree，使各模块之间tree长不balance，取得了很好的收益。当然本设计的模块分布比较特殊，也是收益明显的原因。可能有人会说前期解congestion压根没有精力研究clock tree结构，其实这个调整属于非常粗糙的调整，只需要知道设计有几个大模块，以及他们的版图分布，还有大模块的时钟点就可以做到了，花费精力不多。

1 congestion问题影响因素

1. local congestion

   1. 和mem channel有关

   2. 和模块的逻辑紧密程度

   3. 和模块的cell选型多pin cell

2. global congestion

   1. 数据流走向不顺，分布散乱和穿插

   2. 整体形状V和H走线资源严重不足

   3. clock tree占用资源太多，clock net用ndr规则，占用更多的布线资源，如果数量太多，也是影响congestion的关键因素

2 案例分析（控制变量法，仅通过改变时钟树规范文件spec，单独看clock tree对congestion问题的影响）

1. tree结构

   • 实验前