- 博客(3)
- 收藏
- 关注
RSS订阅
原创 关于 clock tree synthesis (CTS) 的整理
全名為 clock tree synthesis，旨在將外部 clock 妥善分配給內部的各個元件。由於 CTS 需要精確各元件的位置以計算準確的延遲宇可運行頻率，且 clock routing 是主要 power 耗損的主要來源，須優先於 signal routing，因此一般 CTS 在 place 之後 route 之前進行。 CTS 是一個平衡 clock 延遲的技術。常見的不平衡有 clock jitter, clock skew。前者多為 clock source 或所向迴路不穩定
2022-07-20 16:21:46
2669
原创 ＜測試用文章＞
在genereatedclock的时候一定要明确generatedclock与masterclock的相位关系（rise->riseorrise->fallorfall->riseorfall->fall)，这些关系由桥梁sourceclock嫁接，所以有了generatedclock和sourceclock，以及sourceclock和masterclock的关系。通过命令将分频时钟定义为生成时钟。首先定义时钟的root点，使用create_clock定义时钟的root点。.........
2022-07-18 17:44:32
107
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人