自定义博客皮肤VIP专享

*博客头图：

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览 取消 提交

自定义博客皮肤

-+
上一步保存

IT_Pengpeng的博客

  • 博客(10)
  • 收藏
  • 关注
排序：
按最后发布时间
按访问量
RSS订阅

原创 clock tree-构建低功耗clock tree

文章旨在讲述如何构建低动态功耗的clock tree

2025-07-15 15:12:04 1327 5

原创 论clock tree对congestion问题的影响

congestion问题分为局部和整体，最重要的观察能力。解congestion属于PR前期工作，用于评估PR面积够不够用，在这个阶段对timing和/clock tree基本不做要求，但是本文章通过前期稍微调整clock tree，对主要模块分开独立长tree，使各模块之间tree长不balance，取得了很好的收益。当然本设计的模块分布比较特殊，也是收益明显的原因。可能有人会说前期解congestion压根没有精力研究clock tree结构，其实这个调整属于非常粗糙的调整，只需要知道设计有几个大模块，

2025-08-10 13:52:10 620

原创 最容易成为芯片后端PL的两个岗位

最容易成为芯片后端PL的两个岗位

2025-08-10 13:32:45 346

原创 时钟树cell/net

时钟树在各个corner下一致性必须保持很好，这样产生的varition最小。

2025-08-10 13:08:55 129

原创 low power 设计-fullchip floorplan的几个重要节点

low power 设计-fullchip floorplan的几个重要节点

2025-07-17 14:33:28 140

原创 时钟树综合（CTS）中的时序偏差（Skew）与电压降（IR Drop）的耦合效应

时钟树综合（CTS）中的时序偏差（Skew）与电压降（IR Drop）的耦合效应

2025-07-15 22:35:22 517

原创 STA-delay cell造成的问题及解决办法

芯片后端设计STA时序分析中，delay cell造成的问题及解决办法

2025-07-13 15:54:31 361

原创 STA-PT报出SI

SI信号串扰的影响和解决办法

2025-07-13 15:44:10 191

原创 Gvim技巧

gvim使用技巧，在芯片设计或者FPGA开发中提高工作效率！

2023-07-20 18:57:15 764 1

原创 training-28nm-floorplan

实战培训项目28nm芯片的floorplan环节的设计要点

2023-07-20 09:32:31 614 1

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章？
取消 删除