low power 设计-fullchip floorplan的几个重要节点

1. 阅读完项目power arch和设计架构和pin mux(每个IO的功能/强度/频率/电流)和基板封装ball图
2. 初版flooprlan,包括IO电源域 / IO位置和个数/ IP位置大致合理
3. 初版floorplan和封装的评估初步满足要求
4. trial run一版网表统计的面积大致成型(之后面积有很小改动)
   1. IO电源域 IO供电和断电方案 / IO位置和个数 / IO类型 / IP位置,开会和各部门review,确保无问题
   2. 与封装迭代,致达成要求。
   3. SIPI仿真,芯片中的高速接口通过SIPI仿真查看完整性,并满足要求。
   4. power switch布局布线合理性,包括power switch pitch/电源线 spacing/pitch合理性,开会review
   5. 同时开工画special net,以及整芯片power plan(考虑0.9V power switch布局和布线),开会review
   6. partition设计,切sys给top PR和block PR,与sys进行多次迭代,开会review
   7. 做完这些事情,进度就达成了基本成型
5. final run网表,面积定死。
   1. 在上一版面积上微微调整floorplan,再与封装迭代,并定型special net/power plan/切 sys,开会review

关注项目节点,在对应的时间干完对应的事情,一环接一环,保证整个项目流程顺畅的进行。

### IC Floorplan 设计流程 Floorplan 是集成电路物理设计的第一步,它决定了整个芯片设计框架和资源分配策略。以下是 Floorplan 的主要环节及其作用: #### 1. 初始化 Floorplan 在 ICC2013 后的版本中,`create_floorplan` 命令取代了传统的 `initial_floorplan` 方法来初始化 floorplan[^1]。此命令用于定义核心区域尺寸、标准单元行方向以及其他基本参数。 #### 2. 定义 Power Grid 和 Power Routing Power grid 的规划对于低功耗设计至关重要。根据项目需求,在初始阶段可能需要完成 power routing 的初步设置。如果当前的任务仅限于第一版 floorplan 报告,则可以暂时忽略后续的具体 power routing 实现细节[^2]。然而,建议提前预留足够的 metal layers 来支持 future power distribution network (PDN) 需求。 #### 3. 物理 Only Cells 的配置 Physical only cells 包括 spare cells, filler cells, well tap cells 等特殊用途的标准单元。这些细胞有助于改善制造良率并防止潜在缺陷的发生。例如: - **Well Tap Cell**: 减少 substrate noise 对模拟电路的影响。 - **Spare Cell**: 提供后期工程变更灵活性(post-mask ECO),允许通过调整金属层连接改变逻辑功能而不影响基础结构。 此外,还需要考虑 latch-up 效应防护措施,这通常涉及特定 layout pattern 的应用以避免 CMOS 制造过程中的寄生晶体管激活风险[^4]。 #### 4. I/O Planning and Blockage Setup I/O pad macros 的合理安排直接影响信号完整性及封装成本。需注意以下几点: - 编写约束脚本来精确控制外部接口的位置与顺序; - 如果多条边均布满输入输出端口,则推荐加入 corner pads 或者称为 IO corners,用来优化电性能表现同时减少干扰可能性; - 使用 blockages/halos 来保护敏感区域免受其他模块侵扰,确保最终产品达到预期规格要求[^3]。 ```tcl # Example Tcl Script for Creating Basic FloorPlan in Cadence Innovus set DESIGN_NAME my_chip_design create_floorplan -core {100 100} \ -site free_site_name_here \ -tracks track_file_path_here.trk $DESIGN_NAME add_io_pad_constraints -file io_placement.constraints.txt insert_filler_cells -cell_list {FILL_X Y_TAP} define_pdn_grid -nets {VDD VSS} ... ``` 以上是一个简单的 TCL 脚本例子展示如何利用 Cadence Innovus 工具创建 basic floorplan 并执行一些常规操作如添加填充物(filler insertion)等。 ---
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值