low power 设计-fullchip floorplan的几个重要节点

1. 阅读完项目power arch和设计架构和pin mux（每个IO的功能/强度/频率/电流）和基板封装ball图
2. 初版flooprlan，包括IO电源域 / IO位置和个数/ IP位置大致合理
3. 初版floorplan和封装的评估初步满足要求
4. trial run一版网表统计的面积大致成型（之后面积有很小改动）
   1. IO电源域 IO供电和断电方案 / IO位置和个数 / IO类型 / IP位置，开会和各部门review，确保无问题
   2. 与封装迭代，致达成要求。
   3. SIPI仿真，芯片中的高速接口通过SIPI仿真查看完整性，并满足要求。
   4. power switch布局布线合理性，包括power switch pitch/电源线 spacing/pitch合理性，开会review
   5. 同时开工画special net,以及整芯片power plan（考虑0.9V power switch布局和布线），开会review
   6. partition设计，切sys给top PR和block PR，与sys进行多次迭代，开会review
   7. 做完这些事情，进度就达成了基本成型
5. final run网表，面积定死。
   1. 在上一版面积上微微调整floorplan，再与封装迭代，并定型special net/power plan/切 sys，开会review

关注项目节点，在对应的时间干完对应的事情，一环接一环，保证整个项目流程顺畅的进行。