FPGA学习笔记（三） 流水灯入门FPGA设计流程及阻塞/非阻塞赋值的分析

系列文章目录

一、FPGA学习笔记（一）入门背景、软件及时钟约束

二、FPGA学习笔记（二）Verilog语法初步学习(语法篇1)

三、FPGA学习笔记（三） 流水灯入门FPGA设计流程

四、FPGA学习笔记（四）通过数码管学习顶层模块和例化的编写

五、FPGA学习笔记（五）Testbench（测试平台）文件编写进行Modelsim仿真

六、FPGA学习笔记（六）Modelsim单独仿真和Quartus联合仿真

七、FPGA学习笔记（七）verilog的深入学习之任务与函数（语法篇3）

---

硬件基础是正点原子开拓者开发板，通过基本的时序电路流水灯来学习FPGA的设计流程。

硬件部分

通过下面硬件可以看到按键所对应的板子的接口，同时也可以发现为什么复位在仿真的时候是低电平，因为按下的时候和GND导通了。按键没有按下的时候，RESET是高电平，按键按下的时候是低电平。

软件部分

正点原子的开拓者开发板上的时钟是50Mhz的，这里涉及到的循环左移的语法，可以参考
Verilog语法基础

module flow_led(
	input 				sys_clk,
	inp