FPGA学习汇总（五）----FPGA实现流水灯

最新推荐文章于 2025-04-14 00:19:41 发布

辽G.默语

最新推荐文章于 2025-04-14 00:19:41 发布

阅读量4.4k

点赞数 3

分类专栏： FPGA 文章标签： FPGA 经验分享

本文链接：https://blog.youkuaiyun.com/qq_50652615/article/details/124192944

版权

本文是FPGA学习系列的第五篇，重点介绍了如何使用FPGA实现流水灯效果。通过创建工程，设置测试平台，模拟，编译，配置引脚和导入程序等步骤，详细讲解了流水灯的设计过程。实验目标是每秒改变一次状态，最终成功实现了流水灯的动态效果。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

如何创建工程新建一个测试平台如何模拟如何编译如何配置引脚如何导入程序前面文章都已经介绍过了这里不赘述了大部分朋友已经学会了很简单如果又忘记了可以看前面的文章复习一下

实验目的

每一秒钟状态改变一次实现流水灯效果

代码

module lsd410(
rst_n,
clk,
led, 
);

input clk;   
input rst_n;
output reg [3:0]led;
 reg [1:0]state;
  reg clk_1s;
 reg [25:0]cnt; 
//计数部分 （可以直接引用上篇的计数部分）
always@(posedge clk or negedge rst_n)

begin
     if(!rst_n)
    cnt<=0;
else if(cnt==26'd24_999_999)//（因为是时序逻辑 下面是上升沿控制 所以0.5s改变一次时钟即可）
cnt<=0;
else 
cnt<=cnt+1;
end
//1s周期控制部分
always@(posedge clk or negedge rst_n)

begin 
     if(!rst_n)
    clk_1s<=1;
 else if(cnt==26'd24_999_999)
      clk_1s<=~clk_1s;
else 
  clk_1s<=clk_1s;  
end
always@(posedge clk_1s or negedge rst_n)
begin 
  
   if(!rst_n)
  begin 
   led<=4'b11111;
	state<=0; 
  end
  
  else 
  begin
  case(state)//利用case来实现流水灯
  0:begin
  led<=4'b0111;
  state<=1;