FPGA学习笔记（八）同步/异步信号的打拍分析处理及亚稳态分析

系列文章目录

一、FPGA学习笔记（一）入门背景、软件及时钟约束

二、FPGA学习笔记（二）Verilog语法初步学习(语法篇1)

三、FPGA学习笔记（三） 流水灯入门FPGA设计流程

四、FPGA学习笔记（四）通过数码管学习顶层模块和例化的编写

五、FPGA学习笔记（五）Testbench（测试平台）文件编写进行Modelsim仿真

六、FPGA学习笔记（六）Modelsim单独仿真和Quartus联合仿真

七、FPGA学习笔记（七）verilog的深入学习之任务与函数（语法篇3）

---

---

前言

在学习FPGA串口通信的过程中，遇到了串口接收中打拍处理的问题，有的人打两拍，有的打三拍，于是决定分析一下到底打几拍才是最好的。

---

提示：以下是本篇文章正文内容，下面案例可供参考

一、打拍是什么？

always@(posedge sys_clk or negedge sys_rst_n)begin  
	if(!sys_rst_n)begin                            
		uart_rx_d1 <= 1'b0;
		uart_rx_d2 <= 1'b0