IBERT核对高速串行收发板级硬件测试

本文介绍了如何在FPGA开发中使用Verilog语言编写状态机,重点讲解了case和endcase语句在状态机设计中的应用,包括1号状态和2号状态的详细流程,以及默认情况的处理策略。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

 在vivado中找到IBERT 7 Series GTX这个IP核

1,千兆配置方法:千兆1.25G速率

IBERT 测试协议选择千兆以太网 gigabit ethernet,GTX参考时钟选择频率选择125MHz,我们只需要测试与 SFP+连接的4组GTX,所以GTX Quad选择1。千兆以太网使用了1000BASEX标准,采用了8b/10b编码方式,所以GTX的传输速率为1000Mbps×10/8=1250Mbps=1.25Gbps。

2,万兆配置方法:万兆10.3125G速率

IBERT 测试协议选择万兆以太网tenGBASE-R,GTX参考时钟选择频率选择156.25MHz,同样只需 要测试与 SFP+连接的4组GTX,所以GTX Quad选择1。如下图所示,万兆以太网采用了 64b/66b编码方式,所以GTX的传输速率为10000

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值