- 博客(3723)
- 资源 (87)
- 收藏
- 关注
RSS订阅原创 FPGA应用开发和仿真【3.5】
本文介绍离散傅里叶变换（DFT）及其快速算法FFT，阐述其在频域处理中的核心作用。通过将时域卷积转为频域乘积，显著提升信号处理效率。FFT利用基2频率抽选法，将复杂度从O(N²)降至O(N log₂N)，并结合蝶形运算与位逆序实现高效计算。文中对比了多周期与流水线两种实现方式，前者适用于外设接口，后者支持流式高速处理。同时介绍了IDFT的对称性设计及定点实现中的归一化处理。最后简要提及PID控制器与数字通信中的LFSR、CRC等基础模块，体现数字信号处理在控制系统与通信系统中的广泛应用。
2026-10-25 22:35:21
225
原创 FPGA应用开发和仿真【3.4】
本文介绍了IIR滤波器的结构与FPGA实现方法，强调将高阶IIR分解为二阶节以提升稳定性并减少有限字长效应。通过实例分析6阶带通椭圆滤波器，指出内部节点增益可达16，需扩展5位位宽以防止溢出。随后阐述采样率变换原理，包括升采样（插零+低通滤波）、降采样（滤波+抽取）及多级实现策略，并引入CIC滤波器在大倍率变换中的高效应用。最后以44.1kHz至48kHz音频采样率转换为例，设计并仿真了基于多级插值与抽取的完整系统，验证了其正确性与可行性。
2026-10-24 17:08:24
166
原创 FPGA应用开发和仿真【3.3】
本文系统阐述了数字信号处理中的定点小数运算、数字频率合成（DDS与CORDIC）及FIR滤波器设计。强调在有限位宽下应合理利用量化精度，避免无效“放大”；介绍了基于相位累加器的DDS实现原理及地址位宽优化策略；详述了无需存储器的CORDIC算法通过迭代伪旋转生成正余弦信号；最后展示了基于转置结构的参数化FIR滤波器设计，结合仿真验证其幅频与相频特性，适用于实际工程应用。
2026-10-24 17:05:50
158
原创 FPGA应用开发和仿真【3.2】
本章介绍Verilog在数字信号处理（DSP）中的应用，基于第4章基础模块，重点讲解LTI系统、卷积、z变换与传输函数等核心概念。内容涵盖采样定律、量化噪声与信噪比分析，以及FPGA中高效实现乘法、除法和平方根运算的多周期算法，强调资源优化与性能权衡，为后续复杂DSP系统设计奠定基础。
2026-10-24 16:55:14
127
原创 FPGA应用开发和仿真【3.1】
AXI4-Lite是AXI4的简化版本，适用于寄存器映射外设控制，由5个通道（写地址、写数据、写响应、读地址、读数据）及时钟、复位构成，采用valid-ready握手机制。写操作分地址、数据、响应三阶段，读操作为地址与数据两阶段，响应信号需在数据后产生。支持突发传输、独占访问和排序交织等特性。相比而言，AXI4-Stream专用于流式数据传输，结构简单，适合FIFO等场景。通过主从机范例与仿真验证了接口设计的正确性。
2026-10-24 16:51:20
238
原创 FPGA应用开发和仿真【3.0】
本文设计了一种支持多外设连接的32位地址空间互连架构，将存储器、PWM和SPI主控外设统一映射至4GiB地址空间，通过地址译码逻辑实现主机对三者的独立访问。采用PicoMmIf接口与参数化互联器，确保地址区间不重叠且对齐，简化译码。为统一时序，使各外设读操作延迟一致，并通过仿真验证了对存储器写读、PWM配置及SPI数据传输的正确性。同时介绍了流水线与流式数据处理机制，利用流水线提升吞吐率与工作频率，结合FIFO缓冲解决数据率不匹配问题。最后提出valid-ready握手机制，实现异步数据传输中的可靠握手，适
2026-10-24 16:47:49
62
原创 FPGA应用开发和仿真【2.9】
本文介绍了I2C主从机仿真平台设计与I2S接口原理及收发器实现。I2C仿真采用SCFIFO和单口RAM模拟数据传输，通过三次操作验证总线通信，包括对不存在设备的访问及对从机地址0x5a的读写测试，波形显示符合协议规范。I2S接口用于双声道音频传输，包含SCK、WS、SD三信号，支持不同数据位宽的MSB对齐传输，典型采样率下SCK为WS的64倍，辅以MCK时钟。基于FPGA的I2S收发器由时钟发生器、发送器和接收器构成，仿真验证了帧同步与数据传输正确性。最后简要介绍片上系统内部互连，提出简单存储器映射接口（M
2026-10-11 23:13:36
128
原创 FPGA应用开发和仿真【2.8】
I2C是一种基于两线（SDA、SCL）的多主机多从机总线，支持时钟同步、仲裁、多速率设备共存及广播。其传输以字节为单位，高位先发，每字节后跟应答位（ACK/NAK）。通过起始/停止/重复起始位控制通信流程，支持内部地址寻址与连续读写。电气上采用漏极开路和上拉电阻实现线与逻辑，确保总线电平一致性。本文介绍了I2C基本原理、时序规范、寻址机制及主从机设计方法，重点阐述了基于FIFO命令的通用主机架构与状态机驱动的从机实现方案。
2026-10-07 15:19:40
196
原创 FPGA应用开发和仿真【2.7】
SPI是一种高速同步串行接口，支持主机与多个从机通信，采用主从架构，通过SCLK、MOSI、MISO和SS信号实现双向数据传输，最高速率可达100Mbit/s。支持星形或菊花链连接，数据帧长可变，位序（MSB/LSB先）及时序模式（CPOL/CPHA）灵活配置。其通用主机/从机设计基于半位计数控制，实现高效数据收发。相较之下，I2C仅用两线（SDA/SCL），支持多主机、多从机，具时钟同步、仲裁和应答机制，适用于低速、多设备场景，典型速率有100kHz、400kHz和3.4MHz。
2026-10-07 15:18:08
216
原创 FPGA应用开发和仿真【2.6】
bit_cnt的进位输出指示着接收过程的结束，因而使用bit_co清除busy，并更新最后的输出。该仿真平台的结构如图5-22所示，注意理解其中TxFifo的read信号和UartTx的start信号的产生，意为如果TxFifo不空，且UartTx模块空闲，则从TxFifo中读取一个数据，因数据将在read的后一个周期出现，所以UartTx的start是将read延迟一个周期得到的，而一旦start有效，则立即停止read信号，直到UartTx模块恢复空闲并且TxFifo不空，保证一次只读出一个数据。
2026-08-29 00:12:58
190
原创 FPGA应用开发和仿真【2.5】
不过电路系统中往往不止一个电源电压，不同的IC可能有不同的供电电压需求，随着IC制程越来越小，数字IC的供电电压也越来越低，从最初的5V甚至12V，到现在主流的3.3V、2.5V、1.8V以及更低，因而所谓高低电平也不是只有一种标准。代码4-46中状态采用了独热码。除电压区分外，不同的工艺下，电平标准也不一样，目前最常用的是LVCMOS（低压互补金属压化物半导体）和LVTTL（低压晶体管-晶体管逻辑），虽然现在已经几乎见不到TTL工艺的数字IC，但为了兼容，3.3V及以上的TTL电平规范还很常见。
2026-08-29 00:10:42
237
原创 FPGA应用开发和仿真【2.4】
因电平和驱动能力限制，FPGA的输出并不能直接驱动功率桥中的开关器件，一般还需要使用驱动电路或专用的IC，将FPGA、MCU等IO电平的PWM信号转换为大电流和满足开关器件栅极（或基极）电压需求的驱动信号去驱动开关器件。处理按键，首先要“去抖”，按键在按下时，活动触点击打固定触点会有机械振动，因而造成输出波形抖动，因按键形态和触点材料的不同，抖动的过程一般会持续数毫秒，金属触点的按键可能达到10ms，而软性触点（如导电橡胶或薄膜）则可能在1ms以内甚至没有抖动。其他方式则需要一定的条件判断。
2026-08-29 00:08:26
206
原创 FPGA应用开发和仿真【2.3】
FIFO的存储能力一般由RAM实现。主流FPGA中也有专门的大容量RAM单元，避免大容量的存储器占用过多通用触发器资源，Verilog描述的存储器如果符合一定的风格，是可以被FPGA编译工具识别（常称为“推断”）的，并视规模大小和资源情况选择用专用RAM单元或通用触发器实现。域外慢速数据可以用事件来同步，数据有效的同时置位一次事件，然后依4.5.3节所述，将该事件传递到域内，再用传递到域内的事件控制触发器锁定外部数据，此时可保证域外数据不会有变化发生，满足触发器的建立时间和保持时间需求。
2026-08-29 00:07:15
195
原创 FPGA应用开发和仿真【2.2】
但图4-6所示电路并不能保证万无一失，因为根本无法保证外部输入满足R0的建立时间和保持时间要求，因而R0可能在T0时刻之后进入亚稳态，导致Out信号不确定，无法满足使用它的触发器对其建立时间和保持时间的要求，甚至由于D0满足不了R1的建立时间和保持时间要求而导致R1也进入亚稳态，如图4-7所示。如果某个触发器、过程或模块需要在特定“事件”触发下工作，也应使用使能来表达“事件”的发生，而不应以时钟跳沿来表达“事件”的发生，一次“事件”对应于单个时钟周期有效的使能，对应于相关逻辑功能的一次运作。
2026-08-29 00:05:40
127
原创 FPGA应用开发和仿真【2.1】
新出现了工程（Project）窗口，它与原先的库窗口是分标签页合并在一起的，可由下方的标签选择。模拟波形常用于数字信号处理系统的波形显示中，可设置波形占据的像素高度、显示的值域等，在波形窗口中信号名上右击，从弹出的上下文菜单中选择“Format”→“Analog（custom）”，将弹出模拟波形设置对话框，如图3-29所示。·仿真时间输入框，用于设置一次运行的时间，使用数值加单位的格式，单位可以加国际单位制词头，如“fs”“ps”“ns”“us”（μs）和“ms”，而如果只用“s”则必须输入“sec”。
2026-08-29 00:03:32
223
原创 FPGA应用开发和仿真【2.0】
稍大的系统或模块的测试需求往往也不是一次、一套测试平台就能完成的，要针对不同的功能方面、不同的运行环境、不同的极端状况等，设计多个测试用例（test case），一个测试用例一般对应一次完整的仿真运行和校验过程。变化和上跳，b锁定到的是a变化后的值，而c锁定到的是b变化前的值，这是因为“a++”是阻塞赋值，将先于“b<=a”和“c<=b”这两个非阻塞赋值执行，而如果将“a++”改为“a<=a+8'b1”，则会形成如图3-3所示波形，这时b又锁定到a变化前的值。这里简单介绍几个常用的编译指令。
2026-08-29 00:01:31
227
原创 FPGA应用开发和仿真【1.9】
7）数学：＄clog2、＄ceil、＄floor、＄ln、＄log10、＄exp、＄pow、＄sqrt、＄sin、＄cos、＄tan、＄asin、＄acos、＄atan、＄atan2、＄hypot、＄sinh、＄cosh、＄tanh、＄asinh、＄acosh、＄atanh。可带圆括号或不带圆括号，可带参数或不带参数。系统任务和函数是标准中定义的用于在仿真和编译过程中执行一些特殊功能的任务和函数，全部以“＄”符号开头，有的可带参数，有的无参数，无参数或可不带参数的系统任务和函数在调用时可以不带括号。
2026-08-29 00:00:25
246
原创 FPGA应用开发和仿真【1.8】
[0]，另一个是a[？值得注意的是，硬件描述语言描述的是各电路单元同时运作的电路，上述所有循环语句并不意味着其中的语句按时间先后在一步一步地执行，而是EDA工具综合出一个“庞大的”电路来完成整个循环过程描述的行为。意为先执行初始语句，然后求条件表达式，如为真则执行语句或块，然后执行步进语句，再次求条件表达式，如为真，依此循环，直到条件表达式为假，整个语句结束。第12行的always过程带有敏感值列表，当a或b的值发生变化时，c赋值为a和b的和，形成组合逻辑，注意其中的逗号也可替换为or关键字。
2026-08-28 23:58:55
365
原创 FPGA应用开发和仿真【1.7】
其中的集合可以是逗号分隔的元素列表（<元素1>，{<元素i>}）、范围（[<下限>，<上限>]）或数组，也可以是它们的任意组合。6 inside{1，2，3，[5：9]}为1'b1。）、与（&&）、或（||）、隐含（->）和等价（<->）都将操作数当作1位无符号来处理，0值当作1'b0，意为“假”，非0值当作1'b1，意为“真”。联合Abc中，val和bytes结构占用相同单元，因而给a.val赋值时，a.bytes中的内容同时变化，而给a.bytes.msbyte赋值时，a.val的高字节同时变化。
2026-08-27 23:59:21
187
原创 FPGA应用开发和仿真【1.6】
而第7行的加法自左向右结合，先计算17'sd0+a0，得到结果17'sd30000，再与a1相加，得到结果17'sd50000，避免了溢出，最后右移仍然得到17位结果25000，赋给16位sum1时舍弃最高位，结果符合意图；第9行，乘法按无符号进行，b被高位填充0，得到8'd10与8'd5相乘，结果为50。这里的方括号是实际的方括号，其中msb和lsb分别为最高位的索引和最低位的索引，值得注意的是，msb的值可以小于lsb，但仍然为最高位，因与通常的习惯不一致，所以一般应避免使msb小于lsb。
2026-08-27 23:53:21
262
原创 FPGA应用开发和仿真【1.5】
但本章并不会太多地深入语法细节，依笔者浅见，语法本身只是用来描述硬件和承载电路设计思想的工具，诚然，语法本身也很复杂，也饱含了规范制定者们对于数字电路及其描述方法的先进思想，也有太多需要学习和理解的地方，不过笔者更希望读者能够在后续章节的各种设计实例中学习和理解，而不要拘于语法本身。在定点的数字信号处理中，为了保证数据格式的一致性，往往要求信号取值在（-1，1）之内，即在［-1+2-n，1-2-n］之内，在这个前提下，对不同格式乘法的移位和截短处理的一般方式如表1-33所示。f值为小数，存储时放大至整数。
2026-08-27 23:46:17
261
原创 SaltStack技术入门与实战【1.3】
在前面章节（参见2.3节）我们也介绍了通过gitfs管理Pillar数据，其实state也支持gitfs，前面我们提到的所有state sls文件都是在/srv/salt/目录下，其实这是SaltStack的默认fileserver定义的。在前面的章节我们完成了Nginx+PHP（FastCGI）环境中基础模块的编写，实际的生产环境中，不建议在top.sls里面写上很多SLS的应用，和前面使用的Haproxy+Keepalived一样，我们可以基于业务进行引用，或者基于角色进行引用。
2026-08-26 23:56:05
218
原创 FPGA应用开发和仿真【1.4】
对于多字节位宽的SRAM，每个字地址对应着多字节，如果写入的时候只希望更改某字节，而不是包含该字节的整个字，SRAM会额外提供字节使能输入，数据位宽是8的几倍，便有几字节使能，每位对应数据的一字节，在写入的时候，只有字节使能中对应位为1的字节才会被写入，其他字节不会更改。所谓字，一般是1、2、4、8字节，即8、16、32、64位，对于RAM就是其数据接口的位数（或称宽度）。因为正、余弦信号的值域是［-1，1］，一般FIR滤波器的系数也在［-1，1］中，乘法器的输入在［-1，1］中才不会导致值域发散。
2026-08-26 00:42:21
167
原创 FPGA应用开发和仿真【1.3】
在Clk为高时，G1、G4关断，G2、G2开通，N1和NOR1构成保持环，N1保持的电平经由NOR2反相输出至Q，同样，无论N1保持着什么电平，只要Reset输入为高，N1将输出高电平，Q将输出低电平，即使Reset再恢复为低，N1仍将保持高电平，经过NOR2反相后，Q仍将输出低电平。对于多数D触发器，无论是D触发器IC或是FPGA内的D触发器，数据建立时间一般大于数据保持时间，数据保持时间一般在0值左右，还很可能是负值，如图1-101所示，数据保持时间为-1ns的例子，其建立时间为6ns，窗长5ns。
2026-08-26 00:34:06
224
原创 FPGA应用开发和仿真【1.2】
在多个输入当中，有一个担当选择的功能。总体来说，Clk为跳沿有效的控制输入，在Clk为上升沿时，Q锁定输入D，而在Clk为低、为高或下降沿时，Q的值均不会随D的变化而发生变化。总体来说，Clk为跳沿有效的控制输入，在Clk为上升沿时，Q锁定输入D，而在Clk为低、为高或下降沿时，Q的值均不会随D的变化而发生变化。当En为高时，S=D，R=D，无论D为何值，Q输出与D一致，而当En为低时，S=R=0，Q将保持En变低之前的值，此时无论D怎样变化，Q都会保持不变，即Q锁存了En变低之前的D值。
2026-08-26 00:31:28
223
原创 FPGA应用开发和仿真【1.1】
基本门可以使用BJT或FET实现。图1-18是使用MOSFET实现的非门电路。在CMOS工艺的IC中，MOSFET的源极和漏极是完全对称的，PMOSFET和NMOSFET的衬底也是固定接到电源和地的，因此MOSFET常常简化成图1-19中的样子，PMOSFET栅极的小圆圈反映了PMOSFET低电平开通的特性。图1-18 非门的MOSFET电路图1-19 非门的MOSFET电路（简化）如果用分立器件搭接非门，图1-18所示的电路就不合适了，因为在输入A的电压由高到低或由低到高的转换过程中，总会有VGS，Q2<
2026-08-26 00:28:16
224
原创 FPGA应用开发和仿真【1.0】
1. 模拟与数字信号的区别模拟信号在时间和取值上均连续（如声波），数字信号则通过采样和量化将信号离散化，用二进制数表达。数字电路抗干扰性强、规模规整，但离不开模拟电路做采集与复现。2. 二进制与进制转换二进制只用0和1，适合电路表达；十六进制因与二进制转换方便（4位对应1位）而常用。介绍了十进制与二进制、十六进制间的转换方法（短除法、短乘法），并指出有限十进制小数转二进制可能无限循环。3. 二进制在电路中的表达有限字长下，补码是表达负数的标准方式，使得加减运算统一且简便。有符号数与无符号数在二
2026-08-26 00:12:04
231
原创 SaltStack技术入门与实战【1.2】
本文介绍了SaltStack中的Event和Reactor系统以及Renderer组件的使用。Event是SaltStack中记录底层事件的机制，可以查看Minion与Master交互的详细过程。Reactor系统基于Event事件触发States操作，适用于自动化Minion初始配置等场景，通过监听特定事件执行对应的SLS文件。Renderer组件支持多种语法编写state文件，默认使用YAML+Jinja，也可以使用Python等语言。文章通过示例展示了如何配置Reactor系统监听事件并自动执行状态管
2026-08-16 15:07:11
245
原创 SaltStack技术入门与实战【1.1】
本文介绍了SaltStack中States配置管理语言的使用方法。首先说明了States文件采用YAML语法编写，可通过多种命令查看和管理States模块及其功能。然后通过一个简单的文件管理实例演示了States工作流程，包括编写top.sls入口文件和state.sls配置文件。接着讲解了Return组件的功能，它可以将Minion执行结果存储到多种数据库，并以Redis为例说明了配置方法。最后详细介绍了Job管理，包括通过salt-run命令和SaltUtil模块查询、终止Job等操作。这些内容为使用S
2026-08-16 15:00:48
229
原创 SaltStack技术入门与实战【1.0】
本文介绍了SaltStack的基本概念、架构和核心组件。SaltStack是一款基于Python开发的C/S架构配置管理工具，采用ZeroMQ消息队列和SSL加密通信，具备高效安全的特点。文章详细讲解了SaltStack的两种架构模式（C/S架构和Masterless架构）、安装配置方法，以及Target、Grains、Pillar和Module等核心组件的功能与使用方式。其中，Target用于管理Minion对象，Grains记录Minion静态属性，Pillar作为数据管理中心存储配置信息，Module
2026-08-16 14:51:22
514
原创 零起点Python机器学习快速入门【2.1】
摘要：本章介绍了四种经典机器学习算法案例。决策树算法通过规则分类数据，ID3和C4.5算法逐步优化；GBDT迭代决策树由多棵决策树组成，适用于分类回归；SVM向量机用于模式识别和分类回归；SVM-cross采用交叉验证优化参数。实验结果显示，决策树、GBDT和SVM在Iris数据集上的准确率均为97.37%，而SVM-cross因数据量小出现过拟合，准确率降至94.74%，验证了"小数据理论"——并非数据量或迭代次数越多效果越好。案例均通过极宽智能模块库调用Sklearn算法实现。
2026-06-25 22:38:56
318
原创 零起点Python机器学习快速入门【2.0】
本章展示了四种机器学习算法的Python实现案例，包括逻辑回归(zai201_mx_log.py)、朴素贝叶斯(zai202_mx_nb.py)、KNN近邻(zai203_mx_knn.py)和随机森林(zai204_mx_rf.py)。这些案例均使用sklearn库，采用统一的处理流程：1)加载Iris数据集；2)建立模型；3)预测并保存结果；4)评估准确率。每个程序结构相似，主要区别在于模型构建函数(mx_log/mx_bayes/mx_knn/mx_forest)，最终都输出预测结果和分类准确率。这些
2026-06-13 21:12:34
116
原创 零起点Python机器学习快速入门【1.9】
本文介绍了逻辑回归、朴素贝叶斯、KNN近邻和随机森林四种机器学习算法的原理及应用。通过Iris数据集案例，对比了各算法的表现：逻辑回归准确率84.21%，朴素贝叶斯57.89%，KNN近邻达到100%，随机森林为97.37%。文章重点解析了逻辑回归算法的实现过程，包括数据读取、模型建立（使用Sklearn的LogisticRegression）、预测及结果评估。其他算法部分则简略说明了核心建模代码和测试结果。案例展示了不同机器学习算法在分类任务中的性能差异，其中KNN和随机森林表现优异，为初学者提供了算法选
2026-06-13 20:41:52
313
原创 零起点Python机器学习快速入门【1.8】
摘要 本章介绍了5个基于Iris数据集的Python机器学习案例程序，涵盖数据预处理、文本矢量化、数据分解和线性回归建模等关键步骤。案例5-1展示基础数据读取与统计分析；案例5-2进行数据编码和类别数字化；案例5-3实现训练集/测试集拆分并保存结果；案例5-4建立线性回归模型并评估预测准确率（达98%）。所有案例均使用Pandas和Scikit-learn库，演示了从数据准备到建模预测的完整机器学习流程，配套文件包括CSV数据文件和Python源码，适合量化交易和机器学习初学者实践。
2026-06-13 19:46:16
380
原创 零起点Python机器学习快速入门【1.7】
本文主要介绍了人工智能中机器学习的基本操作流程和经典算法。首先阐述了机器学习数据集的划分（训练集x_train/y_train和测试集x_test/y_test）及建模预测流程（选择模型→训练→生成预测结果y_pred）。接着列举了9种经典机器学习算法（如线性回归、朴素贝叶斯、SVM等），并建议初学者采用"黑箱大法"直接调用函数获取结果。随后通过Iris鸢尾花数据集案例，详细演示了数据切割函数train_test_split的使用方法，以及如何用线性回归算法建立预测模型（准确率44.74
2026-06-13 17:38:51
313
原创 零起点Python机器学习快速入门【1.6】
在《 zwPython 用户手册》里面，笔者曾经说过，虽然很多人认为Python 是面向对象的语言，但实践表明，忘记 OOP（面向对象编程）的概念，采用传统的 Basic 语言（面向过程）模式，学习效率可以提高 10倍以上。做过底层系统的程序员，以及阅读过 Linux、安卓系统、TensorFlow 系统源码的程序员，会明白其中的难度。忘记这些概念之后，就会海阔天空，所谓的人工智能，不过是传统的Python 函数调用，而且只有寥寥无几的数个函数，在最简单的案例当中，甚至只需要 2~3 个 AI 相关函数。
2026-06-04 23:02:22
410
原创 零起点Python机器学习快速入门【1.5】
本文介绍了Python中常用的数据结构及其操作方法，包括列表(List)、元组(Tuple)和字典(Dictionary)。列表使用[]标识，支持灵活的元素操作和嵌套；元组使用()标识，是不可变序列；字典使用{}标识，通过键值对存储数据。文章通过多个案例详细演示了这些数据结构的切片、连接、重复等基本操作，以及常用的内置函数和方法。同时介绍了Python的控制语句(if-else、while、for循环)和自定义函数的定义与使用方法。每个概念都配有对应的代码示例和输出结果，便于理解Python数据处理的基础知
2026-06-04 22:54:01
266
原创 零起点Python机器学习快速入门【1.4】
本文摘要介绍了Python编程案例源码及基本语法要点。源码部分包含6个案例程序，涉及字符串输出、模块库清单、绘图风格演示（Matplotlib/Pandas）和颜色表应用，均提供完整代码及文件命名规范。语法部分重点讲解Python的5种基本数据类型（数字、字符串、列表、元组、字典）和运算符号，通过案例4-1展示数值运算，案例4-2/4-3演示字符串索引、切片及内置方法（如连接、重复、查找等）。所有案例代码将随版本更新优化，建议以最新下载源码为准。内容兼顾基础语法与实践应用，适合量化分析等场景参考。
2026-05-31 23:25:04
320
原创 零起点Python机器学习快速入门【1.3】
本文介绍了Python编程中的几个实用案例： 控制台复位：通过IDE的"Restart"按钮解决死循环或崩溃问题。 增强版"hello,ziwang"：演示基础脚本输出中文字符及检测OpenCV、Pandas等关键模块的版本信息（代码示例包含多模块版本输出）。 系统模块清单：使用pip和Pandas生成已安装库的CSV列表，便于环境管理。 Matplotlib绘图风格：展示20+种图形风格（如'ggplot'、'seaborn-dark'），并保存为参考图片。 Pan
2026-05-31 22:51:36
293
原创 零起点Python机器学习快速入门【1.2】
3. 图像显示配置Python 语言的 Spyder 编辑器默认的图像显示尺寸，对于高清显示器来说有些偏小，需要进行调整，具体步骤如下。（ 1）单击菜单 Tools→Preferences，打开 Preferences 对话框。（ 2）单击左侧列表框中的 IPython console（ IPython 控制台）。（ 3）在对话框的右侧选择 Graphics 选项卡。
2026-05-31 19:53:51
270
防环技术：Token Ring、FDDI、SDHSONET、RPR、STPRSTPMSTP、RRPP对比.docx
2023-08-10
至今最火的22个最佳Linux桌面终端模拟器.pdf
2023-07-31
MySQL入门+进阶资源合集+MySQL学习资料-mysql-dba-master.zip
2023-07-31
Java基于SSM网上试衣间设计-需要的jar包.zip
2023-06-23
Java基于SSM网上试衣间设计-Eclipse源码.zip
2023-06-23
集中式MIMO雷达研究进展：正交波形.pdf
2023-06-11
010基于JSP高端珠宝店信息管理系统-WebRoot.zip
2023-05-27
010基于JSP高端珠宝店信息管理系统-数据库.zip
2023-05-27
ChatGPT应用实战-ktadmin-master.zip
2023-05-07
yolov论文-gradio-yolov5-det-blocks-master.zip
2023-05-03
ChatGPT原理分析-Desktop-master.zip
2023-04-24
开源字节/uniapp+若依 开发租房小程序
2025-02-10
VB.NET基于WEB房地产评估系统(源代码+论文)2.zip
2024-03-25
VB.NET基于WEB房地产评估系统(源代码+论文)1.zip
2024-03-25
VB.NET基于WEB房地产评估系统(源代码+论文)3.zip
2024-03-25
基于前端+大数据模型+智慧交通.zip
2024-03-24
基于前端+大数据模型+智慧电商.zip
2024-03-24
基于前端+大数据智慧城市.zip
2024-03-24
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人