复旦微ZYNQ SOC AXI_DMA数据传输

国产复旦微SOC平台的应用尚未普及，在ARM CONTEX A7+FPGA架构（PS+PL架构）中，CPU与FPGA通过AXI总线协议进行数据传输，小批量数据可以通过AXI_lite进行交互，大容量的数据需要采AXI_stream协议。

一，AXI总线简介

复旦微采用四核APU，GP总线接口和HP总线接口带宽支持64位。AXI_DMA可将在数据搬运工作中不占CPU资源，为内存AXI4_Stream外设之间提供高带宽的直接存储访问，大大提高数据传输效率。AXI协议提供单一的接口定义，能用在下述三种接口之间：master/interconnect、slave/interconnect、master/slave。在AXI总线使用过程中可以使用共享地址与数据总线，共享地址总线，多数据总线，multilayer多层，多地址总线，多数据总线。在大多数系统中，地址通道的带宽要求没有数据通道高，因此可以使用共享地址总线，多数据总线结构来对系统性能和互联复杂度进行平衡。AXI所采用的是一种READY，VALID握手通信机制，即主从模块进行数据通信前，新根据操作对各所用到的数据、地址通道进行握手。主要操作包括传输发送者A等到传输接受者B的READY信号后，A将数据与VALID信号同时发送给B。

二，AXI_DMA：包含四部分

1，数据模块用来实现存储器接口和流接口的转换。

2，Scatter/Gather模块用来实现设置DMA对非连续内存访问的支持;状态寄存器主要用来寄存DMA的工作状态等信息，用户可通过 AXI GP接口读取这些状态信息;配置寄存器模块主要用来对AXI_DMA通过GP接口进行初始化的配置以使其能正常工作。

3， Direct Register Mo