数字IC学习笔记
关注
分享
扫一扫
三环西北角
这个作者很懒，什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
采用vscode+iverilog进行代码编译
采用VScode来进行verilog代码的仿真和波形分析原创 2024-04-10 09:11:23 · 1400 阅读 · 1 评论 -
【HDLBits刷题】Shift4.
这里的问题是在always中areset和load都对q进行了操作，但是作为两个并行的条件分支，可能同时发生。写成一个if条件的不同分支的形式。原创 2024-03-06 10:41:23 · 345 阅读 · 0 评论 -
【HDLBits刷题】Fsm serial
【代码】HDLBits刷题笔记_Fsm serial。原创 2024-03-05 14:59:50 · 534 阅读 · 0 评论 -
【HDLBits刷题】Fsm1s
【代码】HDLBits刷题笔记_Fsm1s。原创 2024-03-05 10:03:52 · 343 阅读 · 0 评论 -
【HDLBits刷题】Exams/ece241 2014 q1c
根据数据范围，8位有符号数据表示范围为[-128,127]。在70+90=160时，显然数据已经超过了表达范围，overflow仍然为低，表示没有数据溢出。这里对数据溢出的定义就是符号位发生了改变，即 a,b,s三者的符号位不一致。原创 2024-03-04 18:07:57 · 452 阅读 · 0 评论 -
在case中一个符号引发的血案
注意这里的符号3’d2使用的是键盘左上角的`，而且居然在quartus的综合过程没有报出错误且完成了综合，但在测试阶段发现问题，出现大量mismatch。用verilog写了一个真值表程序。实际上，这里应使用’符号，即键盘上的单双引号按键。原创 2024-03-04 16:24:01 · 237 阅读 · 0 评论 -
verilog中的generate代码循环例化应用
代码1，这段代码在运行是，从第二次输入起，最低位每次都多1。两端verilog代码之间的区别。原创 2024-03-04 14:37:47 · 2423 阅读 · 0 评论 -
数字IC的设计流程（一）
数字IC原创 2024-02-29 15:15:09 · 264 阅读 · 0 评论