50、加法器、减法器、ALU及组合乘法器详解

加法器、减法器、ALU及组合乘法器详解

在数字电路设计中，加法器、减法器、算术逻辑单元（ALU）以及组合乘法器是非常重要的组成部分。下面我们将详细介绍这些组件在不同硬件描述语言（如ABEL和VHDL）中的实现和特性。

1. 加法器与减法器

1.1 ABEL中的加法器

ABEL支持对集合使用加法（+）和减法（-）运算符，集合被解释为无符号整数。例如，一个n位的集合表示一个范围在0到$2^n - 1$的整数。减法是通过对减数取反然后相加来实现的，取反采用二进制补码的方式，即对操作数逐位取反然后加1。

以下是一个8位加法器的ABEL程序示例：

module add
title 'Adder Exercise'
" Input and output pins 
A7..A0, B7..B0          pin;
SUM8..SUM0              pin istype 'com';
" Set definitions
A = [0, A7..A0];
B = [0, B7..B0];
SUM = [SUM8..SUM0];
equations
SUM = A + B;
end add

在这个程序中，SUM的集合定义比加数宽一位，以容纳最高有效位（MSB）的进位，否则这个进位将被丢弃。加数的集合定义在左边扩展了一个0位，以匹配SUM的大小。

然而，尽管这个加法器程序非常小，但编译时间很长，并且在最小的两级积之和中会生成大量的项。例如，SUM0只有两个乘积项，而后续的SUMi项有$5 \cdot 2^{i