[Verilog学习笔记]②程序设计语句和描述方式

最新推荐文章于 2024-08-24 10:45:03 发布
原创 最新推荐文章于 2024-08-24 10:45:03 发布 · 1.5k 阅读 · 3 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#verilog

本文详细介绍了Verilog编程中的数据流建模和行为级建模，包括连续赋值语句、initial和always过程语句、阻塞与非阻塞赋值语句，以及各种循环和条件分支语句的使用。此外，还涵盖了结构化建模的模块级和门级建模概念。

目录

一、数据流建模

1.连续赋值语句

  • 目标类型是线型
  • 连续赋值中，只要赋值语句右边表达式任何一个变量有变化，表达式被立即计算
  • 连续赋值语句不能出现在过程块中
  • 多个连续赋值语句之间是并行语句
assign y=m|n

二、行为级建模

在这里插入图片描述

1.过程语句

1.1 initial过程语句

在这里插入图片描述
一般用于初始化

1.2always语句块

always语句块的出发状态是一直存在的，只要满足always后面的敏感事件列表，就执行过程块。
在这里插入图片描述
在这里插入图片描述

1.3过程语句使用中需要注意的问题

无论是时序还是组合逻辑描述，在过程语句中，被赋值信号必

最低0.47元/天 解锁文章
Verilog学习笔记3--数据流建模和行为级建模
weixin_43291010的博客
04-19 1783
一、数据流建模 二、过程流建模
Verilog学习笔记（2）:Verilog程序设计语句和描述方式
ixue
09-20 4729
verilog学习笔记；verilog知识总结；verilog考试知识点汇总；Verilog程序设计语句和描述方式；数据流建模；连续赋值语句；行为级建模；过程语句；语句块；过程赋值语句；过程性连续赋值语句；条件分支语句；循环语句；结构化建模；模块级建模；门级建模；开关级建模
21.设计描述方式
rosemaryandthyme的博客
02-15 649
1.设计描述方式：概述： verilog 通常可以使用三种不同的方式描述模块实现的逻辑功能： 结构化、数据流、行为描述方式 1）结构化描述方式：是使用实例化低层次模块的方法，即调用其他已经定义过的低层次模块对整个电路的功能进行描述，或者直接调用 Verilog 内部预先定义的基本门级元件描述电路的结构。 2）数据流描述方式： 是使用连续赋值语句(assign)对电路的逻辑功能进行描述，该方式特别便于对组合逻辑电路建模。 3）行为级描述方式： 是使用过程块语句结构(always)和比较抽象的高级程序语句
硬件语言 Verilog HDL 学习 day02 数据流建模，行为级建模，结构化建模
she666666的博客
03-10 2259
硬件语言 Verilog HDL 学习 day02 数据流建模，行为级建模，结构化建模
EDA技术实用教程 | 复习六 | 过程语句always
m0_46607832的博客
06-21 2332
过程语句 always引导的过程语句结构是Verilog语言中最常用和最重要的可综合语句结构。 设计模块中的任何顺序语句都必须放在过程语句结构中。过程语句的格式如下： always @ （敏感信号及敏感信号列表或表达式） 包括块语句饿各类顺序语句 在always块中被赋值的只能是register型变量（如reg，integer，real，time）。 每个always块在仿真一开始便开始执行，当执行完块中最后一个语句，继续从always块的开头执行。 时钟过程表述的特点和规律 1、如
verilog 中forever always_HDLBits--(Verilog在线学习)--"94--97: Edge Detector"
weixin_39775029的博客
11-22 431
Verilog HDLBits--Edge Detection 疫情期间，宅家的你不妨一起，做些对得起自己、对得起守候的事情！ 希望疫情早点结束，我们一切都好！这篇文章主要讲述HDLBits的基础练习中，有关Verilog边沿检测类问题。是本人做到目前为止觉得有必要拿出来细细琢磨的一小部分。主要讲述本人在初期踩过的坑，和一时半会儿没有转过来的弯儿，以及对于学习Verilog的细微理解。希望对于一些...
Verilog学习笔记（完整版）
最新发布
the-mote的博客
08-24 1382
IC概述摩尔定理晶体管数量24个月翻一倍，芯片性能18月翻一倍IC分类MSILSIVLSIULSI层级描述function：系统级、行为级，RTLlogiccircuitlayout自上而下IC设计方法发展CAD：传统电路验证工具，不能分析公差和验证功能低速电路仿真HW：16-bit 电脑SW：交互式原理图/布局编辑和设计规则检查解决了数学电路方程问题SPEICE：第一个电路仿真程序第一个版本：SPICE2G。
Verilog学习笔记
GtomajorTom的博客
05-18 1147
Verilog的基本设计单元是“模块”(block)。一个模块是由两部分组成的，一部分描述接口，另一部分描述逻辑功能，即定义输入是如何影响输出的。 运用模块化的思想，分别写出与门和非门的模块代码 综上可实现图示电路 通过上面的例子可见: • Verilog HDL程序是由模块构成的。每个模块的内容都是嵌在module和endmodule两个语句之间。每个模块实现特定的功能。模块是可以进行层次嵌套的。因此, 大型的数字电路设计可分割成不同的小模块来实现特定的功能,最后通过顶层模块调用子模块来实现整体功
Verilog HDL学习笔记---行为级建模
07-18
Verilog HDL是一种用于电子系统设计的硬件描述语言（HDL），它允许设计师以类似于编写C语言程序的方式，从算法角度描述电路。行为级建模是Verilog HDL中最为抽象的设计层次，允许设计师专注于电路功能和算法的实现，...
第三章-过程语句和子程序
bleauchat的博客
05-01 1264
目录 3.1过程语句 3.2任务、函数和void函数 3.3任务和函数概述 3.3.1在子程序中去掉begin...end 3.4子程序参数 3.4.1C语言风格的子程序参数 3.4.2参数的方向 3.4.3高级的参数类型 3.4.4参数的缺省值 3.4.5采用名字进行参数传递 3.4.6常见的代码错误 3.5子程序的返回 3.5.1返回语句return ​3.5....
Verilog自学：关于门级，数据流级，行为级建模
丹妮仔的博客
02-20 6103
Verilog自学：关于门级，数据流级，行为级建模 我是桂林理工大三苦逼通信学子????，在前些日子，看到宿舍的电信学霸在用verilog写电路，不由得心生神往。于是便开始了我的verilog自学。这篇文章也算是写写我自学的收获吧，如有不对的地方，还望斧正。 什么是门级建模？ 门级建模可以认为是用HDL规定的语言将一个逻辑电路图表示出来。换而言之，就是用Verilog语言中内置的12个基本门级元件，去表述逻辑电路图中元件与元件之间的连接关系。 什么是数据流级建模？ 到了数据流级建模的阶段，我们去描述电路，更
三、8【Verilog HDL】RTL级建模——行为级建模
ARM_qiao的博客
04-29 3204
掌握结构化过程语句always和initial再行为级建模中的作用及用法 掌握阻塞赋值（=）和非阻塞（<=）过程性赋值语句的作用及用法 学习行为级建模中延迟的时序控制机制，一般延迟、内嵌赋值延迟和零延迟 学习行为级建模中事件的时序控制机制，一般事件控制、命名事件控制和事件OR(或)控制 学习行为级建模中使用电平敏感的时序控制机制 掌握条件语句if-else、分支语句case,casex,casez语句 理解while、for、repet、forever等循环语句 定义顺序块和并行块 理解命名块和命名块的禁用
【FPGA】组合逻辑电路三种建模方式（Verilog HDL 门级建模、Verilog HDL 数据流建模、组合电路行为级建模）
Rick0725的博客
03-10 2705
可以理解为对逻辑电路中各个门依次进行描述二建模成组合逻辑电路。
Verilog 三种建模方式
qq_53922164的博客
02-13 1794
基本门类别：and（与门），nand（与非门），or（或门），nor（或非门），xor（异或门），xnor（同伙们）。在verilog中这些们都具有一个标量输出端和多个标量输入端。在门级（低级）抽象层次上，电路是用表示们的术语来描述的，如用与门（and），与非门（nand）等来描述。两种基本门：缓冲器（buf）；具有一个标量输入和多个标量输出。端口列表中最后一个终端连接至输入端口，其他连接至输出端口。：门的端口列表第一个端口必定是输出端口，其后为输入。
数字集成电路设计（三、Verilog HDL程序设计语句和描述方式）（一）
y_u_yu_yu_的博客
11-14 3290
电路设计过程中，Verilog HDL有三种程序设计方式：数据流建模，行为级建模，结构化建模。本文讲述了数据流建模和行为级建模
数字设计自学-数字系统设计教程5：自写思考题答案
yl135的博客
11-11 2238
自学数字设计，针对《数字系统设计教程》中部分思考题做整理 第5章思考题 1.为什么建议在编写verilog语句时，如果用到if 语句，建议大家把else 情况也考虑在内？ 2.用if else if else 语句和用case endcase 表示不同的条件下多个分支是完全相同的，还是有什么不同？ 3.如果case语句的分支条件没有覆盖所有的组合可能，定义了default和没有定义有什么不同？ 4.仔细阐述case,casex 和casez之间的不同？ 5.forever 语句如果运行了，在它下
VBScript 过程
weixin_30657541的博客
02-17 139
过程分类 在 VBScript 中，过程被分为两类：Sub 过程和 Function 过程。 Sub 过程 Sub 过程是包含在 Sub 和 End Sub 语句之间的一组 VBScript 语句，执行操作但不返回值。Sub 过程可以使用参数（由调用过程传递的常数、变量或表达式）。如果 Sub 过程无任何参数，则 Sub 语句必须包含空括号 ()。 下面的 Sub 过程使用两个固有的（或内...
对于数据流建模和行为级建模的梳理（重点）
weixin_30402343的博客
04-20 950
数据流建模，输入输出的类型一般为wire 行为级建模，输入的类型一般为reg，输出的类型为wire，因为always其中的等号左边的式子的值必须是reg类型的 //数据流建模 module and2(x1, x2, z1); input x1, x2; output z1; wire x1, x2; wire z1; assign...
Verilog的数据流、行为、结构化与RTL级描述
热门推荐
浩瀚之水的专栏
02-08 1万+
Verilog语言可以有多种方式来描述硬件，同时，使用这些描述方式，又可以在多个抽象层次上设计硬件，这是Verilog语言的重要特征。 　　在Verilog语言中，有以下3种最基本的描述方式： 数据流描述：采用assign连续赋值语句 行为描述：使用always语句或initial语句块中的过程赋值语句（推荐掌握） 结构化描述：实例化已有的功能模块或原语
评论 2
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值