Verilog学习笔记（2）:Verilog程序设计语句和描述方式

第二章 Verilog程序设计语句和描述方式

---

1，数据流建模

1.1 连续赋值语句

• 连续赋值的目标类型主要是标量线网和向量线网两种。
  （1）标量线网，如：wire a,b;
  （2）向量线网，如：wire [3:0]a,b;
• 显式连续赋值语句:
  <net_declaratlon><range><name>;
assign #<delay><name> = Assignment expression;

module exa1(a,b,m,n,c,y,w); 
	input[3:0]a,b,m,n; 
	output[3:0]c,y; 
	wire[3:0]a,b,m,n,c,y;
	assign y = m|n;
	assign #(3,2,4) c = a&b;
endmodule

• 隐式连续赋值语句：
  <net_declaration><drive_strength><range>#<delay><name> = Assignment expression;

module exa2(a,b,m,n,c,y,w); 
	input[3:0]a,b,m,n; 
	output[3:0]c,y,w; 
	wire[3:0]a,b,m,n; 
	wire[3:0] y = m|n;
	wire[3:0]#(3,2,4) c=a&b;
	wire(strong0,weakl) [3:0] #(