- 博客(9)
- 收藏
- 关注
RSS订阅原创 HDLBits刷题Latches and Flip-Flops合集
D flip-flop触发器 module top_module ( input clk, // Clocks are used in sequential circuits input d, output reg q );// // Use a clocked always block // copy d to q at every positive edge of clk // Clocked always blocks should
2022-04-23 17:01:49
243
原创 HDLBits代码记录
非门 module top_module( input in, output out ); assign out=~in; endmodule andgate与门 module top_module( input a, input b, output out ); assign out=a&&b; endmodule norgate或非门 module top_module( input a, input b,
2022-04-23 13:47:40
264
原创 Verilog学习笔记4--结构化建模
一、结构化建模 根据所调用子模块的不同抽象级别，可以将模块的结构描述方式分成如下三类： (1)模块级建模：通过调用由用户设计生成的低级子模块来对硬件电路结构进行说明，这种情况下模块由低级模块的实例组成。 (2门级建模：通过调用Verilog HDL内部的基本门级元件来对硬件电路的结构进行说明，这种情况下模块将由基本门级元件的实例组成。 (3)开关级建模：通过调用Verilog HDL内部的基本开关元件来对硬件电路的结构进行说明，这种情况下模块将由基本开关级元件的实例组成。 1.模块调用方式： 在Veri
2022-04-20 21:10:25
768
1原创 Verilog学习笔记2--运算符
一、算数操作符 加法（+）；减法（-）：乘法(*)：除法（/）；取模（%）。 （1）算术操作结果的位宽 算术表达式结果的长度由最长的操作数决定。在赋值语句下，算术操作结果的长度由操作左端目标长度决定。 例 reg[3:0]A,B,C; reg[5:0]D; A=B+C; //4位 D=B+C: //6位 （2）有符号和无符号数的使用 例 二、关系操作符 三、相等关系操作符 等于‘==’、不等于‘！=’、全等于‘===’、非全等‘！==’全等于能把异常状态停止传递下去...
2022-04-18 17:10:08
562
原创 Verilog学习笔记1--基础知识
1.1语言要素 一、空白符 包括空格符（\b）、制表符（\t）、换行符、换页符 目的：为了程序的易读性 二、注释符 单行注释‘//’ 多行注释以‘/*’开头到‘*/’结束 三、标识符 用来命名信号名、模块名、参数名等，可以是字母、数字、$、‘_’（下划线）的组合，但必须以字母或下划线开头 四、转义标示符 以'\'符号开头，空白结尾 五、关键字 verilog规定无法被用户定义 六、数值 状态 含义 0 低电平，逻辑假 1 高电平，逻辑真 x或X 不
2022-04-18 15:19:39
544
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人