RealCoder的博客

一、组合逻辑电路1.结构描述对电路的直接表示2.逻辑代数写出所有极小项，使用卡诺图化简，得到最终表达式，进行语句编写3.真值表用case语句进行穷举4.抽象描述从功能出发二、时序逻辑电路时序逻辑电路包括组合逻辑电路和存储电路两部分，存储电路具有记忆功能，通常由触发器组成。存储电路的状态反馈到组合逻辑电路输入端，与外部输入信号共同决定组合逻辑电路的输出...

一、数据流建模1.连续赋值语句目标类型是线型连续赋值中，只要赋值语句右边表达式任何一个变量有变化，表达式被立即计算连续赋值语句不能出现在过程块中多个连续赋值语句之间是并行语句assign y=m|n二、行为级建模1.过程语句1.1 initial过程语句一般用于初始化1.2always语句块always语句块的出发状态是一直存在的，只要满足always后面的敏感事件列表，就执行过程块。1.3过程语句使用中需要注意的问题无论是时序还是组合逻辑描述，在过程语句中，被

目录一、Verilog HDL语言要素1.空白符：2.注释符3.标识符4.转义标识符5.关键字5.数值二、数据类型1.物理数据类型1.1连线型2.1寄存器型2.连线型和reg型数据类型的声明3.抽象数据类型三、运算符和表达式四、模块的基本概念1.模块的基本概念2.端口一、Verilog HDL语言要素1.空白符：空白符包括空格符(\b)、制表符(\t)、换行符和换页符。在编译和综合时，空白符被忽略。2.注释符单行注释： //多行注释: /*开始 */结束 (Verilog HDL由C语