[Verilog学习笔记]①基础知识

最新推荐文章于 2024-08-25 17:32:41 发布

原创

最新推荐文章于 2024-08-25 17:32:41 发布 · 908 阅读

3 ·

CC 4.0 BY-SA版权

文章标签：

#verilog

本文详细介绍了Verilog HDL的基础知识，包括语言要素如空白符、注释符、标识符、转义标识符和关键字，数值表示，数据类型如物理数据类型（连线型、寄存器型）和抽象数据类型，以及运算符和表达式的使用。此外，还阐述了模块的基本概念和端口定义。

一、Verilog HDL语言要素

1.空白符：

空白符包括空格符(\b)、制表符(\t)、换行符和换页符。在编译和综合时，空白符被忽略。

2.注释符

单行注释： //
多行注释: /*开始 */结束 (Verilog HDL由C语言发展而来)

3.标识符

标识符被用来命名信号名、模块名、参数名，可以是任意一组字母、数字、$符号和_的组合。需要注意的是，字母区分大小写，且第一个字符必须是字母或者下划线。

4.转义标识符

转移标识符以""开头，以空白结束

5.关键字

所有关键字都是小写的。

5.数值

四种基本逻辑数值状态

状态	含义
0	低电平、逻辑0,或“假”
1	高电平、逻辑1或“真”
x或X	不确定或位置的逻辑状态
z或Z	高阻态

整数及其表示:

数制	基数符号	合法表示符
二进制

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

RealWeakCoder

关注关注

3
点赞
踩
3

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

FPGA数字电子技术复习笔记（一）verilog语法规则补充(语法篇2)（及ASIIC表）

贾saisai的博客

10-12

2829

通过学习数字电子技术（康华光华中科技大学）总结。

verilog学习笔记（持续更新）

weixin_42123710的博客

04-16

2289

文章目录第二章 Verilog 基础知识2.1 Verilog HDL语言要素2.1.1 空白符2.1.2 注释符2.1.3 标识符2.1.4 关键字2.1.5 数值2.2 数据类型连线型寄存器型2.3 [运算符](https://www.cnblogs.com/anne-vista/archive/2013/04/04/2999544.html)和表达式2.3.1 算术操作符2.3.2 关系操作符2.3.3 相等关系操作符2.3.4 逻辑运算符2.3.5 按位操作符2.3.6 规约操作符2.3.7 移位操

1 条评论您还未登录，请先登录后发表或查看评论

Verilog 标识符和转义标识符

qq_38573940的博客

07-17

6229

内容在 Verilog HDL中，标识符（ Identifier）被用来命名信号名、模块名、参数名等，它可以是任意一组字母、数字、$符号和（下划线）符号的组合。应该注意的是，标识符的字母区分大小写，并且第一个字符必须是字母或者下划线。以下标识符是合法的：以下标识符是不合法的：为了使用标识符集合以外的字符或标号， Verilog HDL规定了转义标识符。采用转义标识符可以在一条标识符中包含任何可打印的字符。转义标识符以“\”（反斜线）符号开头，以空白结尾（空白可以是一个空格、一个制表字符或换行符）

Verilog基础：简单标识符和转义标识符

前进，才知道自己的渺小

07-15

1539

标识符(identifier)是一个为了引用而给一个对象起的名字。一个标识符可以是一个简单标识符，也可以是一个转义标识符。本文将对两者进行详细阐述。

verilog 归约操作符

qq_36613247的博客

06-28

7878

一、归约操作符包括：归约与（&），归约与非（~&），归约或（|），归约或非（~|），归约异或（^），归约同或（~^）。二、归约操作符结果归约操作符只有一个操作数，它对这个向量操作数逐位进行操作，最终产生一个 1bit 结果。三、和其他不同逻辑操作符、按位操作符和归约操作符都使用相同的符号表示，因此有时候容易混淆。区分这些操作符的关键是分清操作数的数目，和计算结果的规则。1.逻辑操作符主要有 3 个：&&（逻辑与）, ||（逻辑或），!（逻辑非）。2.按位操作符

Verilog HDL归约操作符

12-09

归约操作符在单一操作数的所有位上操作，并产生1位结果。归约操作符有:* & (归约与)如果存在位值为0, 那么结果为0；若如果存在位值为x或z，结果为x；否则结果为1。* ~& (归约与非)与归约操作符&相反。* (归约或)如果存在位值为1，那么结果为1；如果存在位x或z，结果为x；否则结果为0。* ~ (归约或非)与归约操作符相反。* ^ (归约异或)如果存在位值为x或z，那么结果为x；否则如果操作数中有偶数个1, 结果为0；否则结果为1。* ~^ (归约异或非)与归约操作符^正好相反。如下所示。假定,A = 'b0110;B = 'b0100;那么:B 结果为1& B 结果为0~ A 结

Verilog学习笔记（1）:Verilog基础知识

ixue

09-19

2693

verilog学习笔记；verilog知识总结；verilog考试知识点汇总；Verilog基础知识；Verilog语法要素；空白符；注释符；标识符；关键字；转义标识符；数值；数据类型；物理数据类型；连线型和reg型数据类型的声明；存储器型；抽象数据类型；运算符和表达式；算术操作符；关系操作符；相等关系操作符；逻辑运算符；按位运算符；归约运算符（缩位运算符）；移位操作符；条件运算符；连接和复制运算符；模块的基本概念；模块的基本概念；端口

Verilog学习笔记1--基础知识

weixin_43291010的博客

04-18

569

1.1语言要素一、空白符包括空格符（\b）、制表符（\t）、换行符、换页符目的：为了程序的易读性二、注释符单行注释‘//’ 多行注释以‘/*’开头到‘*/’结束三、标识符用来命名信号名、模块名、参数名等，可以是字母、数字、$、‘_’（下划线）的组合，但必须以字母或下划线开头四、转义标示符以'\'符号开头，空白结尾五、关键字 verilog规定无法被用户定义六、数值状态含义 0 低电平，逻辑假 1 高电平，逻辑真 x或X 不

Verilog学习笔记（完整版）

the-mote的博客

08-24

1382

IC概述摩尔定理晶体管数量24个月翻一倍，芯片性能18月翻一倍IC分类MSILSIVLSIULSI层级描述function：系统级、行为级，RTLlogiccircuitlayout自上而下IC设计方法发展CAD：传统电路验证工具，不能分析公差和验证功能低速电路仿真HW：16-bit 电脑SW：交互式原理图/布局编辑和设计规则检查解决了数学电路方程问题SPEICE：第一个电路仿真程序第一个版本：SPICE2G。

verilog HDL学习（语法）包含归约运算符

最新发布

m0_74812776的博客

08-25

1527

正在学这个，所以打算边学边写，来以此巩固刚学的知识。希望能开个好头。这篇文章其实是作为今天学习的一个小总结。

【Verilog】运算符

m0_60511809的博客

01-08

3571

算术运算符关系运算符相等关系运算符逻辑运算符按位运算符归约运算符移位运算符条件运算符连接和复制运算符

verilog语句

鬼故事的博客

03-06

1337

Verilog HDL中的标识符( i d e n t i f i e r )可以是任意一组字母、数字、 $符号和_(下划线)符号的组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。以下是标识符的几个例子： C o u n t COUNT / /与C o u n t不同。 _ R 1 _ D 2 R 5 6 _ 6 8 F I V E $ 转义标识

ASIC-WORLD Verilog（4）基础语法上篇

孤独的单刀

04-05

1788

这篇文章描述了Verilog的基础语法。

verilog基础语法之数据类型

starmier的博客

05-10

3754

请注意，尽管data_out是reg类型并且可以使用非阻塞赋值，但data_in和clk作为wire类型，它们的值是由测试模块生成的信号所驱动的，而不是在d_flip_flop模块内部的always块中赋值。localparam 也是用于定义常量，但它的作用域是文件级别的，即在定义它的文件内任何地方都可见，而 parameter 的作用域限制在模块内部，这意味着每个模块实例可以有不同的 parameter 值。在仿真环境中，reg类型的变量行为与实际硬件中的寄存器类似，用于模拟寄存器的行为。

Verilog 入门（二）（Verilog 语言要素）

myDarling_的博客

11-30

581

verilog 基本语言要素介绍

第二章Verilog HDL基础知识

weixin_40911578的博客

07-04

2146

空白符包括空格符(lb）、制表符（\t ）、换行符和换页符。在编译和综合时，空白符被忽略。 2.1.2 注释符 (1）单行注释:以“//”开始，Verilog HDL忽略从此处到行尾的内容。 (2) 多行注释:多行注释以" /* "开始，到 " */ "结束，Verilog HDL忽略其中的注释内容。在Verilog HDL中标识符( ldentifier）被用来命名信号名、模块名、参数名等，它可以是任意一组字母、数字、$符号和_(下划线）符号的组合。应该注意的是标识符的字母区分大小写，并且第一个字符必须

Verilog学习笔记（二）基本要素1.标识符、注释和格式

qq_75189812的博客

08-18

1026

Verilog HDL中的标识符(Identifier) 是由任意字母、数字、$符号和_(下划线)符号的组成的字符序列，但标识符的第一个字符必须是字母或者下划线。6. wire/reg：用于定义信号的类型（wire信号定义和reg信号定义），wire表示连续信号，reg表示时序信号。2. assign：用于创建一个组合块，其中的代码会按照组合逻辑规则执行，产生wire信号语句的关键字。1. always：用于创建一个时序块，其中的代码会按照时序规则执行，产生reg信号语句的关键字。

Verilog-语言要素和数据类型

Joyer_cc 的博客

03-29

1539

简介本文将涉及verilog的设计方法，探索使用verilog hdl描述数字电路，探索verilog的语言特性。内容总结于诚聘英才 > 在线课堂_西安电子科技大学微电子学院【电子】Verilog硬件描述语言西安电子科技大学蔡觉平等主讲_哔哩哔哩_bilibili 语言要素和数据类型语言要素空白符：空格符(\b)，制表符(\t)，换行符，换页符注释符：单行注释：单行注释以“//”开始多行注释：多行注释以“/*”开始，到“*/”结束 ...

#systemverilog# 关于打印数据格式控制及特殊字符

那么菜的博客

07-02

1094

转义字符“%”后跟格式说明字符用于指定输出打印格式，除了(%m, %l, and %%)以外，每个%所指定的输出打印格式在后面都应该有一个对应的表达式参数，当存在多个格式说明的时候，格式说明与表达式参数按位置关系形成一一对应。其中%u不区分’x’和’z’数据，并将其映射为’0’；%z严格区分x和’z’数据，将其分别映射为’x’，‘z’。（2）‘%m’和‘%l’ 分别可以显示打印语句所在当前模块的模块名，和该模块所在的仿真所构建的运行库路径信息，对于调试跟踪来说非常有用，其效果参见以下代码例。