DC综合——clock-gating-style设置

本文介绍了在DC综合设置中,如何正确配置clock-gating-style,特别是控制signal的test_mode与scan_enable的区别。为了提高test_mode的覆盖率,需添加observation_point,但需注意integrated_latch与clock-gatingcell的兼容性问题,可能需要选择assembly-style的clock-gatingcell。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

DC综合设置clock-gating-style

这个set_clock_gating_style是要设置在DC的compile/conpile_ultra之前。

注意,这里的-control_signal scan_enable,这里可以用-control_signal test_mode,但必须要这个设置放在DC的compile/conpile_ultra之前。

这里使用-control_signal test_mode的test-coverage没有scan_enable的test-coverage高。

如果要让-control_signal test_mode的test-coverage更高,需要加个-obervation_point true的option。但是,这个-obervation_point true的option又不能再用integrated_latch作为clock-gating cell。

注意,observation point logic是接在clock-gating cell内部的,集成式integrated-latch的clock-gating cell就会接不进去这个observation point logic,就必须用组装式的clock-gating cell。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值