DC综合的一些要禁用的Process library cell

最新推荐文章于 2025-07-01 11:32:42 发布
原创 最新推荐文章于 2025-07-01 11:32:42 发布 · 1.2k 阅读 · 6 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#基带工程 #fpga开发 #云计算 #risc-v #边缘计算

本文讨论了在设计过程中，如何通过在DC综合中设置dont_use_cell命令来禁用Foundary提供的高性能代码库细胞（如HighPerformanceCodecell和CGCell），确保这些细胞在布局阶段被正确处理。

当DC综合需要禁用一些Process强调的library cell的时候，需要DC综合设置dont_use_cell的命令

通常，在Foundary厂提供的library 文档中中描述的这些High Performance Code cell和 CG Cell都是要求DC综合要禁用的。这些cell会留给后端layout 设计的时候放到Layout上面去，而DC综合是不能用的。

myx_mike
关注
《Gpu Gems》《Gpu Pro》《Gpu Zen》系列读书笔记
puppet_master的专栏
02-13 2万+
本篇blog简单记录了一下最近一两年一直在读的一系列书目。《Gpu Gems》1-3三部，《Gpu Pro》1-7七部，《Gpu Zen》一部。针对每一项渲染技术，进行全系列书的总结，从这个角度来看，可以看到一项技术，近十五六年来的进化过程。
STA 静态时序分析 第三章——标准单元库(3)
Lvplus7的博客
10-16 1626
第三章的之前部分见链接文章。
综合里dont_use/dont_touch/ideal_network的理解
学而不思则罔，思而不学则殆
04-20 2万+
先简单记录一下自己的理解，下一步看看官方文档的描述。dont_use dont_touch ideal_networkdont_use部分单元库的单元，由于工艺、性能功耗面积等原因，工艺厂商建议或者后端建议，不要使用的单元。在综合步骤设置dont_use属性，就可以避免综合使用这些单元。dont_touch对目标模块，设置dont_touch属性。会使得该目标模块，不进行任何优化。 常见， 比如
A7项目学习报告——floorplan
tong66666666的博客
07-09 654
TIEH*和TIEL*是在place和优化过程中才需要使用，将逻辑0和1连接到VSS和VDD；UNDARY*和TAPCELL*只有在floorplan阶段才需要使用，后续都不再使用；CK*和DCCK*是时钟相关的buffer和inverter，只有在cts阶段才能使用，*D24BWP*、*D20BWP*和*D0BWP*属于最强和最弱的cell类型，大驱动的cell容易有em问题，最小驱动的cell驱动能力太弱，能提供的优化能力有限，而且不同corner下容易因process的偏差而出现timing不一致。
LINUX的常用基础命令总结
goddemon
06-10 1084
记得这玩意是高三暑假的时候啃的,不过那个时候啃的一知半解 什么shell命令类,网络命令,写了一大堆,但是命令实际上后面常用的没几个 感兴趣的可以下载来看看 位置 因为经常玩kali,所以就经常查文档，今天想了下对这个命令做个汇总,把自己常用的linux命令做了一个总结 网络与系统命令 目录文件与编译器的命令 ...
【数字后端】- 查看dont use cell， dont touch inst
LogicYarn的博客
07-01 540
本文总结了两种常用IC设计命令：1）查看dont use单元的指令为dbGet [dbGet -p head.libCells.dontUse true].name；2）查看dont touch实例的指令为dbGet [dbGet -p top.insts.dontTouch true].name。这些命令在PR（布局布线）过程中可以有效避免因搜索结果错误带来的问题。
DC简明教程
Kingbeful的专栏
11-18 2718
http://blog.21ic.com/user1/1425/archives/2008/47158.html 1.1 什么是DC?      DC(Design Compiler)是Synopsys的logical synthesis优化工具，它根据design description和constraints自动综合出一个优化了的门级电路。它可以接受多种输入格式，如硬件描述语言、原理图
set_dont_use "$ss_v1p62_125c/SD*"dc综合中这句指令起到什么作用
最新发布
10-12
- 在综合过程中，DC会自动从目标库（target library）中选择单元来构建电路。但是，某些单元可能由于各种原因（如功耗、面积、时序特性等）不希望被使用。 - `set_dont_use` 可以标记某些单元为“不要使用”，这样...
我的数字IC学习路线
热门推荐
ciscomonkey的博客
03-28 3万+
文章目录引言1、准备入门IC的全局观念系列1.1 [准备入门IC的全局观念系列-上](https://blog.youkuaiyun.com/ciscomonkey/article/details/103717582)1.2 [准备入门IC的全局观念系列-中](https://blog.youkuaiyun.com/ciscomonkey/article/details/103732114)1.3 [准备入门IC的全局观........................................................
20、Windows事件日志与注册表分析：数字取证的关键利器
qsc90123456的博客
06-27 62
本文详细探讨了Windows事件日志和注册表分析在数字取证中的关键作用。通过分析事件日志，可以识别攻击行为如未成功监听、异常登录尝试、暴力破解和日志清除等；通过注册表分析，可以揭示系统配置、用户行为和恶意软件的持久性机制。文章还总结了事件日志和注册表分析的流程、关键步骤与注意事项，并提出了综合应用这两种技术的实践建议，为数字安全调查提供了有力支持。
【DC】学习笔记1
weixin_44072819的博客
05-22 7989
看别人写的脚本 和视频里教的还是不太一样啊 记录一下不懂的地方 IC设计 - 知乎 复杂时序约束 - 知乎 DesignComplier基本知识问答 - 百度文库 DC综合简单总结（1） *****************set_dont_touch和set_dont_touch_network**************** ？ 在综合的过程中，为了不让DC工具自动优化一些我们不希望其优化的模块（比如CLK）我们通常都会设置set_ideal_network和set_dont_touc..
DC学习.07 环境和面积约束
po_poo的博客
09-26 837
连线延迟目前用线负载模型(wire load model,简称WLM)，WLM是厂商根据多种以及生产出来芯片的统计结果，在同样的工艺下，计算出某个设计规模范围内负载扇出为1的连线平均长度，负载扇出为2的连线平均长度，负载扇出为3的连线平均长度等。是设置DC的工作环境，也就是DC要从在什么样的环境下对你的设计进行约束，举个例子，比如你的芯片要在恶劣的环境中进行工作，DC如果在优质的环境中对你的设计进行约束，你的芯片生产出来，就很有可能工作不了。在top模式下， 采用top层的连线负载模型， 即50×50;
DC综合的基本流程
IC从业者的博客
05-05 1万+
一. 引言 学了这么久的DC，发现还是没有入门，这次参考一下网上各位大神的文章，自己简单的做个小笔记，就当再系统的学习一遍。讲真的，本人比较菜，内容难免有些错误。这次算是记录一下自己的心路历程叭。 二. 什么是逻辑综合 synthesis = translation + logic optimization + gate mapping Translation :转换 把描述RTL级的HDL语言，在约束下转换成DC内部通用的门级描述电路（取决于DC自己的库）,以GTECH或者没有映射的ddc形式展现，
逻辑综合——工艺库
沧海一升的博客
12-22 1万+
工艺库相关信息
DC综合脚本之compile之前识别macro 或已综合的cell并将其设置为donttouch cell
myx_mike的博客
09-12 532
在compile之前，将mapped cell全部设置为donttouch cell。
等不到那人，回不到人间——dbGet（四）
Tao_ZT的博客
06-22 3165
通过前面三讲，相信大家已经熟悉dbGet的用法了吧。那下面给大家介绍几个具体的例子，希望通过这些例子，能进一步加深大家对dbGet的印象。亲们，可以打开一个hierarc...
DC学习-第四章
zymwzgl的博客
09-25 2551
4使用libraries 本章呈现了基本的library信息。Design Compiler使用technology，symbol和synthetic或者DesignWare 库来实现综合并展示图形化的综合结果。你必须知道如何执行一些简单的library命令，这样才能让Design Compiler正确的使用library数据。 本章包含以下内容：  选择半导体供应商  理解library的需...
芯片诚可贵，时序价更高——Optimize（二）
Tao_ZT的博客
05-05 2062
前面主要介绍了Optimize的一些基本概念，那么今天就来讲解一下它的一些实际运用，以及我们怎么才能用好这个强大的命令！！说到Optimize，那和它联系最紧密的就是Ti...
dc综合link library
07-24
在 Design Compiler (DC) 综合过程中，`link_library` 是一个关键设置，用于确保综合工具能够正确识别和解析设计中引用的模块和单元。当设计中包含手动例化的标准单元（stdcell）或第三方 IP 时，DC 需要通过 `link_...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值