VCS时序后仿真——设置特定instance不做时序检查

最新推荐文章于 2024-11-06 17:24:39 发布
最新推荐文章于 2024-11-06 17:24:39 发布
阅读量3.3k 收藏 30
点赞数 14
文章标签： 基带工程 fpga开发 云计算 risc-v 边缘计算
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/myx_mike/article/details/139274231
版权

1. 一种方式是通过tcheck instance_name -xgen -disable，在sim的ucli tcl中运行，可以将不需要时序检查的violation cell不产生X而影响到时序后仿真的结果，但log中依旧会报告有时序Timing violation。

2. 这里重点讲的是另一种方式，可以对特定instance设置不检查时序timing check。

首先，在vcs 命令加一个+optconfigfile+file_name的命令option

让VCS在编译的时候吃进来一个配置文件，具体关于配置文件在VCS的应用可以参考VCS user-guide：

configfile配置文件语法在VCS user-guide也有描述：

然而，我们是想用这个配置文件configfile设置noTiming check的instance，所以，设置noTiming check的配置文件如下：

这在VCS user-guide有一章节专门讲Disable Timing的

myx_mike
关注
后仿真中《SDF反标必懂连载篇》之 探究 SDF延迟精度 与 timescale 精度问题
那么菜的博客
07-20 1539
本篇文章，同样属于后仿真中的SDF反标系列文章内容之一。今天，将前仿真中的timescale 和 后仿真中 timescale+sdf 延迟数据，进行贯通讲解。不要忽视这部分内容，因为后仿真的成功准确与否，时间精度问题，很重要。为什么？接下来一一讲解。
VCS后仿调试记录（Post-PR with SDF）
最新发布
PoPo's Blog
03-25 1487
前一篇文章记录了一些在做Pre-PR网表仿真阶段遇到的一些问题和解决思路，这篇把坑填一下，总结下使用VCS工具做Post-PR网表仿真和带SDF(Standard Delay Format)反标仿真的一些问题记录。
后仿真关闭某些寄存器的时序检查
weixin_62023331的博客
03-29 3066
数字IC后仿中的时序检查问题
后仿真中的必懂VCS仿真选项之+nospecify/+notimingcheck/
那么菜的博客
05-11 5314
今天，抽空学习和整理一下后仿真中的VCS仿真选项之+nospecify/+notimingcheck/+no_notifier共三个选项。“后仿真很重要，坚持点滴学习”
使用VCS对电路进行后仿真
热门推荐
孜孜不倦
06-02 2万+
一、后仿介绍 1．概述 后仿是在前仿的基础上加入了延时信息的功能仿真，同时验证了设计的时序以及功能都正确，并且确保后仿功能和前仿一致。前仿与后仿所使用的仿真器是相同的，所加激励也是相同的，不同点主要有：仿真所需文件不完全相同；作用不同；波形不同。 后仿可以分为综合后仿真和布局布线后仿真。综合后仿真是对DC综合后的网表进行仿真，连线延时来自于通过线负载模型的估计；布局布线后仿真是对布局布线后...
后仿真中的必懂VCS仿真选项之+neg_tchk/-negdelay/
那么菜的博客
05-11 2942
针对的是timing check task，即$setuphold / $recrem / $nochange 这三种task（据我所知，有且只有这3种），如果这些timing check task中的timing limit有负值，就需要加上这个option，否则vcs会把负的timing limit当作0来处理。针对的是延时的计算，即cell内部（IOPATH）或者cell to cell间（INTERCONNECT）的延时，如果不使用这个option，vcs同样会把负的delay值当作0来处理。
sdf反标之RETAIN信息
kevindas的博客
10-21 9849
RETAIN TIME指的是从输入变化后开始计算，输出保持的时间。过了RETAIN TIME后，输出会出现一段X态，直到最终稳定。网表的sdf文件里面会标注路径的RETAIN信息，比如一个两输入的与门： and u(qout, d1, d2); specify (d1 => qout) = (10); (d2 => qout) = (10); endspecify ...
VCS后仿调试记录（Pre-PR）
PoPo's Blog
05-02 1万+
在项目搭建和调试后仿环境时做了很多工作，因此希望总结一下使用VCS做芯片后仿的步骤和遇到的一些主要问题。芯片后仿真又可分为PR前仿真（综合后）和PR后仿真（布局布线后），本文记录Pre-PR仿真的部分。
VCS逻辑仿真工具-03——后处理：VCD+文件
qq_43365647的博客
10-31 6474
内容： 交互式：仿真中断了或者停下来了去处理一些问题 后处理模式：先仿真——产生波形——保存下来——再打开 将波形文件在仿真的时候记录下来，之后再把波形文件打开查看一下。 vcd+文件： 对于大型的Soc项目来说，波形文件会非常大，打开会非常慢。 Dump波形：在testbench里面嵌入一些开关函数，执行编译仿真，仿真结束之后，才能得到一个波形文件。 一般在仿真过程中，人是不会去干预的。 在仿...
VCS 编译仿真
xusong666的博客
04-25 1048
value$plusargs("cmd_arg=%s", case_name"）用于将命令行中cmd_arg= xxx,的xxx复制给case_name变量。$test$plusargs("cmd_arg") 用于判断命令行是否定义了cmd_arg的参数；在仿真阶段，使用 编译得到的可执行文件 + plusargs便可以执行不同的选项。
门仿真及基于 VCS 的门仿流程、Debug 方法介绍
qq_40614737的博客
11-06 829
后仿真是时序仿真，仿真时采用 DC 综合及布局布线（P&R）之后的门级网表（Netlist）且添加时序信息，是一种有延时情况下的仿真，主要对物理电路实现的时序进行验证，检查建立时间和保持时间（Setup/Hold Time）是否满足工艺需求、是否有时序违例（Timing Violation），是一种带时序反标的门级仿真（Gate Level Simulation, GLS, 门仿）。log 名称为 反标时，自定义的名称，例如 $sdf_annotate() 中的 sdf_logfile。
vcs后仿步骤
weixin_40936351的博客
05-12 6160
后仿的步骤
vcs后仿实现的总结
zyj0oo0的博客
05-14 7713
一，后仿平台的搭建 1，准备工作，这块主要包含一下几个的内容需要我们事先准备好： ①，后仿网表，后端提供 后仿的网表指的是，在仿真时，我们不再使用最开始的rtl代码来进行仿真，而是使用将rtl转化为真实的逻辑门电路的netlist来进行仿真，这里面会涉及到器件标准库的选择和设计的约束，这里不是我们的重点，重点是我们要拿到对应仿真模块的后仿 netlist ②，后仿反标的sdf文件，后端提供 所谓的SDF文件就是：Standard delay file，它是把布局布线过程中器件延时和线延时的信息保留
VCS 后仿问题总结
数字IC那些事儿的博客
07-23 2274
处理：如果过SDF文件中写了device delay，则会按device delay处理。如果没写device delay直接忽略就行。这个warning出现在SDF文件中标注output 到output的delay。
vcs仿真
柒年
10-04 3196
首先介绍VCS VCS：verilog compile simulation VCS 运行有两种方式，交互模式（interactive model），一种是批处理模式（batch mode）。交互模式带gui跑，调试方便，显示更直观。做回归时候，当只关心case跑完结果情况时，就可以采用批处理模式了。 编译步骤 参考手册，vcs user guide 使用vcs仿真，分以下步骤： 编译（compiling the design），编译rtl code，生成可执行文件*simv 仿真（simulating
[仿真] 后仿
stm32stu的博客
07-17 4799
后仿
VCS学习(6) 后仿 Fast Gate-level verification
weixin_30619101的博客
03-15 1455
对综合产生的门级网表（Gate-level）进行编译仿真 一：什么是后仿 　　前仿不包括时序信息，即当作理想的器件看待，仅仅验证代码的功能；后仿，在有时序信息，有延迟情况下（器件自身的延迟，传输线上的延时等，与工艺器件有关）的仿真；后仿主要关注Toggle覆盖率，因为门级网表里面没有RTL级代码，没有if，case等，都是与或非门等。 　　RTL级通过DC综合得到门级网表，布局布线得到门级网...
VCS2 VCS仿真的基础
qq_37203178的博客
12-13 1831
VCS2
vcs 后仿tcheck指令的作用
06-08
vcs指令是一个版本控制系统工具，它可以在开发过程中管理和跟踪项目中的代码变更。与tcheck指令不同，vcs指令不用于检查线程状态和跟踪系统调用，而是用于管理代码版本，包括代码的提交、分支、合并、回滚和管理等。它可以帮助团队协作开发，避免代码冲突和丢失，并提供版本历史记录和代码审查等功能，以提高代码质量和开发效率。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值