- 博客(0)
- 资源 (5)
- 问答 (1)
- 收藏
- 关注
RSS订阅
（精选）CHI协议，transaction事务汇总
CHI协议，transaction事务汇总：
1.部分事务分为ptl/full ，这里不做区分。
2.事务名基本可以“望文生义”，也就是我们代码所推荐的“命名即注释”。
3.部分事务的行为并不完全确定，个人推测。
4.针对request type，response type的待补充。
5.若有遗漏/错误，欢迎补充/指正。
6.更多内容，参见《AMBA 5 CHI Architecture Specification》。
2023-10-21
（精选）FPGA接口篇配套学习工程（DDR3、GTX、Aurora、SRIO、LVDS）
FPGA接口篇配套学习工程（DDR3、GTX、Aurora、SRIO、LVDS）
版本：vivado2018.3
2023-09-14
（精选）FPGA项目沙盘演练-基础版报文收发（vivado2017.4）
（详细项目内容请看对应博客正文，本资源为对应项目工程，含仿真文件）
一、项目要求
1.输入报文长度64~2048字节；
2.输入报文之间最小间隔为两拍；
3.输出报文的前两拍添加16bit报文长度信息；第1拍为报文长度高8位；第2拍为报文长度低8位；第3拍开始为输入报文；
二、项目方案
1. 要求输出报文，且报文输出在报文长度输出之后，所以需要先对输入报文进行缓存，根据输入报文的位宽和长度范围，此处选择合适的同步FIFO即可；（如果是IC，那么就需要自己写FIFO，可以参考本博客的FIFO介绍）
这里项目提出了第1个要求，掌握FIFO的使用。
2. 要求输出报文长度，所以需要对输入报文长度进行计数，并将其缓存；
此处有坑，若只用寄存器对长度进行缓存，存在被后续报文长度覆盖的风险，故需要第2个FIFO对报文长度进行缓存。
3. 要求先输出报文长度然后紧跟着输出报文，此处需要对时序进行设计，需要掌握FIFO的读写时序，需要理解fpga的时钟沿采样。
理解：时钟沿采样及数据下一时钟沿变化。
2023-09-06
csdn被java承包了吗[face]emoji:028.png[/face]
2021-06-01
TA创建的收藏夹 TA关注的收藏夹
TA关注的人