- 博客(20)
- 收藏
- 关注
RSS订阅
原创 fpga开发过程中遇到的一些小问题
你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了解一下Markdown的基本语法知识。分析：撤销：Ctrl/Command + Z重做：Ctrl/Command + Y加粗：Ctrl/Command + B斜体：Ctrl/Command + I标题：Ctrl/Command + Shift + H无序列表：Ctrl/Command + Shift + U有序列表：Ctrl/Command + Shift +
2024-04-24 09:36:11
3037
1
原创 10G以太网接口
学习链接：https://zhuanlan.zhihu.com/p/46296438https://zhuanlan.zhihu.com/p/98448910
2025-03-14 10:57:01
311
原创 硬件调试小知识
内部有一个阈值，高于该阈值电压转换成3.3，低于该阈值电压转换为-3.3v①电平转换，eg:5.5V转3.3v②隔离作用：进来的电平有可能不稳定，串扰引起的电平过高或者过低；这时候就可以使用电平转换芯片过滤掉这些毛刺，防止器件被打坏；
2025-03-03 10:37:20
168
原创 UDP_千兆光通信（三）
所学习的千兆以太网光通信模型如下图所示：软件架构如下图所示：按照软件构架，自下向上分析实现：MAC选择这里选择使用PL端MAC线速率选择IP核提供了两种数据速率1GMbps和2.5Gmbps，选择1G;标准选择核功能选择共享逻辑核内共享逻辑： 设计只采用一个该IP核的时候，就选择此项示例设计中包含共享逻辑： 当设计中需要同时使用若干个此IP核，且所使用的GTX均位于同一个GTX BANK中，只需其中1个IP核内部的共享资源（MMCM、GTX PLL、GTX参考时钟等）便可以满足所有IP
2025-01-17 18:00:03
760
原创 UDP_千兆光通信（二）
OSI协议栈中的数据链路层可进一步细分为较低的介质访问控制（MAC）子层和较高的逻辑链路控制（LLC）子层。当它接收到一个分组后，它从MAC子层向上传送。如果有多个网络和设备相连，LLC层可能将分组送给另一个网络功能：MAC子层负责把物理层的“0”、“1”比特流组建成帧，并通过帧尾部的错误校验信息进行错误校验；提供对共享介质的访问方法，包括以太网的带冲突检测的载波侦听多路访问（CSMA/CD）、令牌环（TokenRing）、光纤分布式数据接口（FDDI）等。
2025-01-13 14:50:57
1094
原创 beyond compar文件编码错误，禁止编辑
但是其他编辑器软件的编码方式是UTF-8,所以编码方式有冲突。导致beyond compar显示文件编辑错误。所以只要把编码方式改成简体中文GB18030即可。
2024-12-26 09:41:53
406
原创 vs_code verilog自动例化
键盘输入Ctrl+shift+P或快捷键F1,在出现的扩展命令框中搜索inst,选择Verilog: Instantiate Module，再现在需要例化的文件即可生产例化模块。下载地址:https://github.com/universal-ctags/ctags-win32/releases/6、重启vscode,打开文件夹，从文件夹中打开文件，将光标放到变量上就会显示变量的定义。点击Verilog: Instantiate Module，选择想要例化的模块即可；2、将下载的压缩包解压到指定目录。
2024-12-07 20:08:16
449
原创 【vivado导出仿真波形数据至txt文件+matlab分析】
fromshare=blogdetail&sharetype=blogdetail&sharerId=122271074&sharerefer=PC&sharesource=lzr232&sharefrom=from_link]若想把上述波形中的m_axis_data_tdata[31:0]打印出来，则只需在.v代码中加入以下代码，run behavioral simulation后，波形内容就会被保存下来。
2024-11-25 11:24:12
1509
原创 vivado使用tcl脚本保存与重建工程
在vivado的Tcl Console键入：write_project_tcl F:/LZR/lzr_fpga/self_test/AD7386_TCL/AD7386.tcl；路径“F:/LZR/lzr_fpga/self_test/AD7386_TCL/AD7386.tcl”为.tcl文件保存路径；语句执行完成后可以在指定路径目录下找到生成的.tcl文件；把.tcl中列出的依赖文件（.v, .xci, ip核等）拷贝到.tcl文件的目录下；上图这些文件都在src文件夹内；
2024-10-23 17:08:10
804
转载 FPGA中的竞争与冒险
竞争与冒险是逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲（又称过渡干扰脉冲）的现象。在门电路中，**两个输入信号同时向两个相反方向的逻辑状态转换，即一个从低电平变为高电平，一个从高电平变为低电平，或反之，称为竞争。**由于竞争而在电路的输出端可能产生尖峰脉冲的现象称为冒险。竞争不一定会产生冒险，但冒险就一定有竞争。判断是否存在竞争常见的方法就是判断逻辑门的输出端的状态函数在一定的条件下能够简化为A与非A的相乘或相加，则电路存在竞争现象。消除竞争冒险的方法常见有4种：1）修改逻辑设计，这主要包
2021-09-08 11:45:05
1359
原创 FPGA电子设计系统的资源优化（面积优化）与速度优化
一、电子设计系统的面积优化与速度优化1、资源优化：①资源共享：针对数据通路中耗费逻辑资源较多的模块，通过选择、复用的方式共享使用该模块，达到减少资源使用、优化面积的目的；②逻辑优化：使用优化后的逻辑进行设计，可以明显减少资源的占用；③串行化：将原来耗用资源巨大、单时钟周期内完成的并行执行的逻辑块分割开，提取出相同的逻辑模块（一般为组合逻辑块），在时间上利用该逻辑模块，用多个时钟周期完成相同的功能，其代价是工作速度被大为降低。2、速度优化①流水线设计：复杂组合逻辑之间添加寄存器的方法，是最常用的
2021-09-08 11:40:12
9228
原创 quartus Ⅱ中DDR2 SDRAM的原理与使用
1. SDRAM功能与原理SDRAM（Synchronous Dynamic Random Access Memory），同步动态随机存储器。同步是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证存储的数据不丢失，因为SDRAM中存储数据是通过电容来工作的，大家知道电容在自然放置状态是会有放电的，如果电放完了，也就意味着SDRAM中的数据丢失了，所以SDRAM需要在电容的电量放完之前进行刷新；随机是指数据不是线性依次存储，而是自由指定地址进行
2021-07-19 15:43:42
1913
原创 MATLAB中施密特正交化的实现:
MATLAB中施密特正交化的实现:function b=Schmidt_orthogonalization(a)[m,n] = size(a);if(m<n)error(‘行小于列，无法计算，请转置后重新输入’);returnendb=zeros(m,n);%正交化b(:,1)=a(:,1);for i=2:nfor j=1:i-1b(:,i)=b(:,i)-dot(a(:,i),b(:,j))/dot(b(:,j),b(:,j))*b(:,j);endb(:,i)=b(
2020-11-12 14:06:46
3980
转载 MFC绘图二——简单绘制直线等
步骤一： 在已有的外貌框架中为我们的菜单项鼠标右键添加消息处理程序，用来处理当我们对该菜单项进行点击时能够传递某些东西。如下图所示：在这时我们就会看到一个弹出的向导对话框，记住添加的事件处理程序在DrawView类中，这时我们就会发现改ID的好处了，我们就能对这些事件处理程序进行很好的区分，而不是一堆数字。如下图所示：用同样的方法添加想要...
2019-11-29 11:43:55
1104
原创 基于VS2017的MFC绘图软件-----------------外貌框架（初学菜鸟级）
1、新建一个VS2017项目：2、在资源管理器中设置页眉标题；
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人