vs_code verilog自动例化

下载ctags

下载地址:https://github.com/universal-ctags/ctags-win32/releases/

2、将下载的压缩包解压到指定目录

3、将ctag目录添加到系统环境变量中

4、vscode安装Verilog-HDL/SystemVerilog/Bluespec SystemVerilog插件

5、在插件中添加ctag安装目录路径
在vs_code软件的设置，扩展中添加插件路径

6、重启vscode,打开文件夹，从文件夹中打开文件，将光标放到变量上就会显示变量的定义

7、verilog模块自动例化
键盘输入Ctrl+shift+P或快捷键F1,在出现的扩展命令框中搜索inst,选择Verilog: Instantiate Module，再现在需要例化的文件即可生产例化模块

点击Verilog: Instantiate Module，选择想要例化的模块即可；

注意：如果不通过文件夹的方式直接打开文件会导致ctag不可用