目录
在之前讲到的验证平台中,可以明确的是driver的意义就是获取并解析trans,然后按照一定的时序协议驱动dut,还可根据trans内容对driver进行配置。
那么问题来了,谁来产生trans?我们可以构造一个generator的component,无脑地随机化trans再通过TLM发给driver,然后通过objection机制控制run_phase的结束,这是一种简单的解法。
不过,UVM的sequence机制在此基础上进行了扩展,将trans的产生和激励剥离开来。
1. 简述sequence_item、sequence、sequencer和driver 之间的关系
在UVM中,是sequence_item、sequence和sequencer三者共同实现了trans的产生和发送功能。
这三者的关系就像是交通道路一样:sequence是道路,sequence_item就是道路上的车辆,这些车辆想去driver,sequencer就是道路上的关卡,需要配合dr