SystemVerilog HVL：数据类型

已于 2022-04-27 09:03:41 修改
阅读量1.4k 收藏 7
点赞数 1
CC 4.0 BY-SA版权
分类专栏： 数字IC验证方法学 文章标签： fpga开发 fpga/cpld 数字IC IC验证
于 2021-12-27 11:26:44 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Starry__/article/details/122168212
本文介绍了SystemVerilog中的各种数据类型，包括logic型、四状态型（reg、wire、integer）、双状态型（bit、byte等）、浮点数（shortreal、real）、字符串string以及常量（parameter、define、const）。详细讲解了这些类型的特点、用法和转换规则，如逻辑型的自动识别wire和reg，有符号类型遵循的补码系统，以及struct、enum和typedef的定义和使用。

目录

1. 变量

即在程序运行过程中其值可以改变的量。

1.1. logic型

在Verilog的变量中，常常需要区分导线型wire和寄存器型reg，例如在module输入输出、连续赋值assign、时序逻辑always块、module间连接均需要对wire和reg做出区分。

而在SV中，则将reg型进行了改进成logic，可被连续赋值assign、被门和模块所驱动，因此任何使用线网的位置均可使用logic，除了含有多个驱动的连线例如inout

底层是SV自动识别wire还是reg。

例如：

logic [7:0] a;			//四状态型初始化时各bit为x
a[
了解本专栏 订阅专栏 解锁全文 超级会员免费看
SystemVerilog HVL：简介及内容导航
Starry__的博客
12-14 2618
目录1.介绍1.1. 什么是SystemVerilog HVL2. 数据类型3. 数据结构4. 子程序5. 面向对象编程(Object Oriented Programming, OOP)6. 断言（System Verilog Assertion, SVA）7. 随机化8. 线程9. 功能覆盖率10. 多路数据整形器（Multi Channel Data Formatter, MCDF）验证项目 1.介绍 硬件验证语言（Hardware Verification Language, HVL） 是一种能
SystemVerilog HVL：数据结构
Starry__的博客
12-27 759
目录1. 数组1.1. 动态数组1.2. 关联数组2. 队列3. 方法3.1. 数组、队列的通用操作3.2. 仅为 动态数组定义的操作3.3. 仅为 关联数组定义的操作3.4. 仅为 队列定义的操作4. 数据结构选择 1. 数组 作为最常见的数据结构，SV的数组也在verilog的基础上逐渐向C++靠拢。 注意：访问越界的数组地址时，四状态类型返回x，二状态类型返回0 int array1[0:15]; int array2[16]; int array3[4] = '{0,1,2,3}; //注意那一撇
对象类型和数据类型
小柚子的博客
12-22 1251
对象类型和数据类型 Verilog数据类型 Verilog语言具有针对硬件的变量类型和线网类型。这些类型具有特定的仿真和综合语义，表示芯片或系统中的实际连接行为。 （1）Verilog的reg、integer和time变量的每一位都有四种逻辑：0、1、Z、X （2）Verilog的wire、wor、wand和其他线网（net）类型的每一位有120种值及专用线逻辑决断函数。 SystemVerilog的数据类型 数据声明具有类型和数据类型 “类型”定义了数据是线网还是变量 类型指示信号是线网还是变量 “数据类
SystemVerilog学习-02-数据类型
Vuko_Coding Zone
10-25 5113
Verilog数据类型 Verilog语言提供两种基本的数据类型，即变量类型(variables)和线网类型(nets)，这两种类型都是四值逻辑，即可表示0、1、X和Z值。 reg,integer和time等变量类型可以用来存储组合逻辑或者时序逻辑的值。 wire,wor,wand和其它线网类型用来连接硬件模块，以及提供特殊的线网逻辑解决方案。 线网类型(nets) 线网类型用于建模结构化描述中的连接线路和总线线网的值由线网的驱动器决定，驱动器可以是门或模块的实例或者连续赋值的输出。 变量类型(vari
SV芯片验证之数据类型(二)
lemon9597的博客
11-14 1691
SystemVerilog、有符号和无符号类型
SystemVerilog学习笔记一
Youcan1234的博客
05-21 465
SystemVerilog学习笔记一 一、SystemVerilog语法简介 在正式学习SystemVerilog语法之前需要注意两点： 首先要明确实现什么样的电路，然后再有硬件代码 不同语法是对电路不同程度的抽象，在实现的时候可以根据实际情况进行选择。 二、常量和变量 在数字电路中，SystemVerilog是硬件描述语言，而每一种电路均可以是二进制。 常量 SystemVerilog的常量与Verilog是比较类似的。 1'b1; 1'b0; 16'habcd; 4'd10; 变量 SystemV
SystemVerilog(五)-文本值
OpenFPGA的博客
04-12 681
数字硬件建模SystemVerilog(五)-文本值System Verilog 扩展了 Verilog 的 教据类型 ， 增强了指定文本值的方法。在介绍文本值之前我们先简单回忆一下HDL中的四个状态数据值。四个状态数据值对于RTL建模，System Verilog使用硅中可能出现的值的四值表示。0表示抽象数字低电平，没有与之相关的电压或电流。1表示抽象数字高电平，无电压...
SystemVerilog HVL：随机化
Starry__的博客
12-30 834
目录1. 介绍2. 分布函数3. 随机类rand 与 randcrandomize(low)3.1. 约束设定权重分布 dist平均分布 inside多维分布3.2. 约束控制约束的 开关 constraint_mode()句柄的 内嵌约束 randomize() with {;;}软约束 soft随机变量的 随机性开关 rand_mode()3.3. 随机化 与 OOP父类constraint、子类constraint和内嵌约束 冲突父类句柄能随机化 子类对象嘛？元素为句柄 的随机数组3.4. 回调函数
SystemVerilog HVL：功能覆盖率
Starry__的博客
01-18 1177
目录1. 功能覆盖策略2. 数据采样2.1. 覆盖组 covergroup 和 覆盖点 coverpoint采样触发方式2.2. 仓 bins 和 覆盖率仓的创建和使用条件覆盖率、翻转覆盖率和非法覆盖率 对于测试验证而言，需要判断验证计划是否覆盖了所有的设计特征，这种覆盖的百分比就称为功能覆盖率。 除了功能覆盖率还有其他一些覆盖率可以衡量验证进展情况： ● 代码覆盖率：简单易行，例如行覆盖率（多少行代码被运行过）、翻转覆盖率（1bit变量的值为0或1）、状态机覆盖率（哪些状态被访问过） 代码覆盖率可以衡量整
Systemverilog（绿皮书）第二章——数据类型
Jay_who的博客
03-31 2986
在Verilog中，初学者经常分不清reg和wire两者的区别，应该使用它们中哪个来驱动端口？连接不同模块时又该如何做？Systemverilog中对此做了改进，如图1所示： 图中，黄色的logic、bit、logic和reg为 无符号类型；蓝色的integer、byte、shortint、int和longint为有符号类型。针对四值逻辑和二值逻辑的赋值问题，如下问题1： logic...
关于systemverilog里的浮点数
yunduor909的博客
08-25 3055
关于systemverilog里的浮点数
【SystemVerilog 之数据类型】~ 数据类型、Logic 类型、数组（定宽数组、动态数组、队列、关联数组、链表）
热门推荐
qq_40549426的博客
06-08 1万+
四值变量：（0、1、x、z）四种状态四值逻辑类型：integer、reg、logic、reg、net-type（如 wire、tri）；SV 并不太常用变量类型
什么是HLV文件
weixin_34161083的博客
03-11 1015
HLV一种网页视频文件格式，大多数是大家熟知的视频门户网站视频都采用FLV格式，比如土豆网、优酷等。而也有一部分采用HLV格式，比如新浪网的一些视频。 　　该格式无尽量不要使用格式转换软件 转换之后容易出现时间轴错乱 可直接将后缀名改为FLV 或用一些视频播放软件播放（如：QQ影音）。 　　该格式使用编码仍为H263 但是加大了文件大小 从而做到高清的效果 一般的手...
三、变量
real_lt的博客
09-17 921
1.概念 1.1.概念 程序执行的过程中，在某个范围内其值可以发生改变的量 1.2.定义格式 数据类型 变量名 = 变量值 （例如：int a = 1） 1.3.意义 用来不断存放同一类型的常量，并可以重复使用 2.数据类型的概述和分类 2.1.分类 分为基本数据类型和引用数据类型 2.2.基本数据类型 整数型 byte 占一个字节 -128~127 short ...
System Verilog 语法2
踩坑记录
03-04 2949
数值类型： byte 有符号类型，范围从0到127，-128到0。永远小于200 byte unsigned 无符号类型，范围从0到255 用 typedef 自定义类型 枚举 enum： https://www.runoob.com/cprogramming/c-enum.html 在实际编程中，有些数据的取值往往是有限的，只能是非常少量的整数，并且最好为每个值都取一个名字，以方便在后续代码中使用，比如一个星期只有七天，一年只有十二个月，一个班每周有六门课程等 enum { valueNa
sv标准研读第六章-数据类型
最新发布
yunduor909的博客
09-13 2076
sv标准研读第六章-数据类型
System Verilog LRM 学习笔记 -- 数据类型
wonder_coole的博客
08-20 6422
一般的SystemVerilog专业书不会全方位细致的讲SV，所以过一遍Accellera的SV LRM还是很有必要的。 IEEE SV标准: IEEE 1800-2017 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language Accellera的...
System Verilog的一些细节
abitnervous的博客
10-12 1258
学习
【chips】个人笔记系列-SystemVerilog
Hide_in_Code
08-22 1775
个人整理的Systemverilog笔记。
SystemVerilog介绍：Assertion验证的优势与特性解析
"SystemVerilog是一种结合了硬件描述语言（HDL）和硬件验证语言（HVL）的语言，它是IEEE1364 Verilog-2001标准的扩展，引入了丰富的特性，如接口简化、数据类型增加以及验证级别的提升。使用SystemVerilog可以提高可...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值