fpga系列 HDL:简化的FIFO实现

原创

已于 2024-12-25 10:09:57 修改 · 1.1k 阅读

7 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

于 2024-09-09 15:00:00 首次发布

CODE

下面是一个简化的FIFO实现示例，基于Verilog HDL：

module fifo (
    input wire clk,               // 时钟信号
    input wire reset,             // 异步复位信号
    input wire wr_en,             // 写使能信号
    input wire rd_en,             // 读使能信号
    input wire [7:0] data_in,     // 输入数据
    output wire [7:0] data_out,   // 输出数据
    output wire full,             // FIFO满标志
    output wire empty             // FIFO空标志
);

    // FIFO参数
    parameter DEPTH = 16;         // FIFO深度
    parameter WIDTH = 8;          // 数据宽度

    // 内部信号
    reg [WIDTH-1:0] fifo_mem [0:DEPTH-1]; // FIFO存储器，fifo_mem 是一个可以存储WIDTH 个 8 位数据的数组，每个元素都可以单独访问和操作
    reg [3:0] rd_pointer;                // 读指针
    reg [3:0] wr_pointer;                // 写指针
    reg [4:0] fifo_count;                // FIFO计数器

    // 读操作
    assign data_out = fifo_mem[rd_pointer];
    assign empty = (fifo_count == 0);
    assign full = (fifo_count == DEPTH);

    alwa