FPGA之FIFO

一般设计中会直接调用IP core，是不需要写代码的。

1：fifo的重要作用就是不同时钟域的数据缓存，只是一种BUF作用。比如不同速率模块间的传输，用fifo做缓存，这时候fifo的容限，也就是深度还是需要根据两者速率计算到恰到好处。当然跨市终于还有其他的解决方法：例如双口RAM，信号握手，高时钟采样，同步器等，跨时钟域的问题面试的时候会经常被提到。重点。
2：做位宽匹配，实际上也是一种缓存单元，例如单片机位8位数据输出，而DSP可能是16位数据输入，在单片机与DSP连接时就可以使用FIFO来达到数据匹配的目的，写入1个数据，触发2次读操作，类似。
3：做相位补偿。一般是深度很浅的FIFO，一般是1个clk的容限。例如在很多布线延时比较严格的情况下，数据的传输可能会偏不能较大。FIFO的作用就是缩小这种偏移。
不过最重要的还是第一种，如果是跨时钟域的数据交换，请用FIFO做BUF。