37、VLSI 集成电路测试技术解析

VLSI 集成电路测试技术解析

1. 在线测试与特殊宏的应用

在集成电路设计中，在线测试的采用得到了积极鼓励，而原始设备制造商（OEM）设计师需要考虑如何将这些测试方法融入到特定的定制设计中。

1.1 单元阵列

单元阵列是由理想情况下相同的单元组成的二维组件，能够提供特定的信号处理能力，或执行算术、排序等类似任务。其数据并行流过阵列以产生所需的输出信息，这种架构也被称为脉动阵列，具有布局紧凑、互连面积小、运行速度高的优点。

为避免进行详尽测试，需要对阵列中的所有单元进行可控性和可观测性操作，以确认其功能。这可以通过将每个单元从正常模式切换到测试模式来实现。在测试模式下，单元可以变得“透明”，使测试信号无变化地通过，也可以使用行列旁路逻辑将测试信号路由到合适的测试点。

单元阵列测试是一个专门领域，很大程度上取决于阵列的用途和单元细节。虽然该架构规则且单元相对简单，可基于信号流制定简单测试，实现高故障覆盖率，但通常不考虑自动测试模式生成（ATPG），也未使用内置自测试。

1.2 特殊宏

近年来，研究聚焦于具有特定功能特性、易于测试的组合函数，如自对偶逻辑原语。自对偶函数定义为 (f(x_1, x_2, …, x_n) = \overline{f(\overline{x_1}, \overline{x_2}, …, \overline{x_n})})，对于所有 (2^n) 种输入组合都成立。例如 (x_1x_2 + x_1x_3 + x_2x_3) 就是一个自对偶函数。

自对偶函数的吸引力在于，当施加一个输入向量，再施加其补向量时，函数输出会从逻辑 0 切换到逻辑 1 或反之。如