ZYNQ AMP模式下保证CPU1响应外部中断

已于 2024-04-18 02:16:47 修改
阅读量3.7k 收藏 35
点赞数 8
CC 4.0 BY-SA版权
分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： fpga开发 fpga/cpld
于 2022-03-03 11:44:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/wangjie36/article/details/123249275
本文档详细介绍了在ZYNQ AMP模式下，CPU1无法响应外部中断的问题及其解决方案。分析了当使用"-DUSE_AMP=1"编译选项时，CPU1中断配置未生效的原因。提出了解决方案，包括使用XScuGic_InterruptMaptoCpu映射中断到CPU1，调整中断触发方式，并提供了具体的代码示例。在固化程序后，通过在FSBL中添加cpu0_intr_init函数解决了CPU1中断不响应的问题。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

首先，中断相关的讲解和底层原理，详见另外一篇博客

ZYNQ PL触发PS中断函数_wangjie36的博客-优快云博客_pl到ps中断

硬件平台：

一，问题描述和原因分析

问题描述：在单独的CPU0或者CPU1中接收中断，中断服务程序响应正常；但使用AMP模式，CPU0能接收中断触发，能够正常响应外设中断；若用以同样的初始化方式在CPU1中触发，CPU1是收不到外部中断触发的。

 原因分析：当使用openAMP双核模式的时候，编译器选项中添加的是“-DUSE_AMP=1”这个参数，那么在源码中的预编译指令是用“USE_AMP”定义的，主要影响到CPU1对缓存的操作。CPU1对全局时钟的操作。当定义了USE_AMP等于1时，编译的时候都是直接返回，不对CPU1外部中断进行配置。“-DUSE_AMP=1”编译选项将影响到工程代码里的U

了解本专栏 订阅专栏 解锁全文 超级会员免费看
深入剖析Zynq AMP模式下CPU1中断响应机制：从原理到创新实践
QQ_778132974的博客
05-20 243
在异构计算领域，Zynq-7000系列SoC的AMP（Asymmetric Multiprocessing）模式堪称多核编程的瑞士军刀。独立运行环境：CPU0运行Linux，CPU1运行FreeRTOS或裸机程序硬件资源独占：CPU0管理DDR，CPU1使用OCM（片上内存）中断隔离：默认所有中断路由到CPU0这种架构非常适合需要实时响应的工业控制系统——比如用CPU0处理网络通信，CPU1负责电机控制。AMP模式下中断路由的底层原理多维度性能优化技巧工业级可靠性的实现方案。
ZYNQ 使用AMP实现双核裸机并重启CPU1复位
wangjie36的博客
03-26 4760
这个函数的第三个参数是CPU号，但要注意CPU号不是简单的0、1、2等，而是每一位指代一个CPU号，可以参考UG585寄存器表mpcore中ICDIPTR的解释，0bxxxxxxx1指向CPU0，0bxxxxxx1x指向CPU1，因此本程序中设置CPU1号的值为 0x2。在程序中，需要CPU0唤醒CPU1，可以在UG585文档看到相关解释，第一步是向0xffffffff0地址写入CPU1的访问内存基地址，在本实验中也就是0x20000000，第二步是通过SEV指令唤醒 CPU1 并且跳转到相应的程序。
Zynq 双核AMP 通信
y183128184的博客
03-24 882
4、配置离线编译（这里不讲），配置linux的内核地址空间（0x4000_0000改为0x2000_0000），以及单核启动。CPU1设置为0x2000_0000~0x3FFF_FFFF（也可以小于0x3FFF_FFFF）如果禁用CPU1的L2 cache，在CPU1的bsp里面添加编译时候所需要的宏。3、配置工程，将vivado产生的.xsa文件复制到amp_com项目目录下。9、使用petalinux-package --boot 打包。一、vivado工程。5、编译u-boot。
ZYNQ双核处理器独立运行AMP
mxh3600的博客
02-24 3445
ZYNQ双核处理器独立运行AMP
vivado2018.3 ZYNQ双核AMP CPU1中断不响应
jingjiankai5228的博客
07-04 3742
zynq在进行双核设计时，看教程首先需要对核1的bsp做如下设置 然后再核1设计过程中，通过 函数绑定核中断，查看相关文档知道-DUSE_AMP=1的作用是： CPU0先启动运行初始化系统，然后启动CPU1，这时CPU0已经初始化共享资源并且可能正在使用某些资源。但是CPU0和CPU1的工程使用的Bsp的源码是一样的，增加“-DUSE_AMP=1”编译选项的作用就是使能预编译指令，让CPU1工程中涉及到共享资源初始化的代码段不被编译进应用程序，这样CPU1启动后就不会再进行共享资源的初始化了 但是本人
ZYNQ AMP -DUSE_AMP=1作用及对CPU1响应外部中断的影响
qq_40178339的博客
01-27 1426
ZYNQ AMP -DUSE_AMP=1作用及对CPU1响应外部中断的影响
ZYNQ 双核AMP模式下，CPU0可以响应外部中断，CPU1响应不了外部中断？
baidu_34971492的博客
02-26 309
zynq 启用裸机双核cpu,采用AMP模式，PL端采用双DMA,DMA0数据连接CPU0,DMA1连接CPU1,双核都跑起来了，但是CPU0接收DMA0的中断正常，CPU1接收不到DMA1的中断。DMA中断属于SPI中断，在CPU1 “-DUSE_AMP=1”配置下，所有中断默认连接CPU0。所以CPU1接收不到中断。
zynq AMP模式下CPU1如何响应外部中断
a364956116的博客
12-27 3745
我在工程上应用ZYNQ时，发现一个现象为：在单独的CPU0或者CPU1中使用串口接收中断，中断服务程序响应正常；但使用AMP模式，串口接收中断初始化到CPU0时，能够正常响应外设中断；若我以同样的初始化方式在CPU1中进行串口初始化，此时，CPU1无法响应中断，在查阅了相关资料之后，发现若要使中断生效，则需要将指定的中断号map到对应的CPU，关键函数调用：XScuGic_InterruptMa...
ZYNQ基础----AMP核间软中断
black_pigeon博客
07-01 2750
  在前面一篇博客中，介绍了使用共享内存的方式来完成核间的通信的方式，本篇博客中将介绍通过软中断的方式来完成CPU0和CPU1之间的通信。本篇博客只需在上一篇博客中进行简单的修改即可。 ZYNQ的中断架构   在本人梦开始的地方，介绍了ZYNQ中的GPIO中断，GPIO的中断是通过SPI最终连接到GIC上的，而软中断可以从图上看出，直接连接到的GIC上的。   软中断的中断类型是固定的，固定为上升沿中断，因此在使能软中断时，不必去设置中断的类型。   软中断共有16个ID号，在本次实验中会使用到其中两个ID
ZYNQ AMP 双核驱动和软中断
m0_46525532的博客
07-05 1001
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档。
ZYNQ AMP详解
a133760的博客
05-27 3710
本实验是双核AMP(asymmetrical processor)实验。双核实验需要CPU0向CPU1发出软件中断从而唤醒CPU1。CPU1对CPU0中的数据进行操作。 CPU0和CPU1共享一段内存空间（可以把这段共享空间当作数据交换的部分）。 首先要建立一个Vivado工程。这里完成的思路是：CPU0接收串口发来的数据，发出软件中断，唤醒CPU1. CPU1通过AXI接口控制LED的闪烁频率。 硬件部分：需要设计一个参数可调的分频器（输出频率10Hz-0.2Hz之间）。另外，还需要设计..
zynq amp模式代码（基于官方1078、1079文档调试实现）
07-20
本人自行编写调试正常可用，有问题可留言或博客提问
简单AMP：在ZYNQ SoC处理器上运行Linux和裸机系统
01-15
在zynq上双系统搭建的教程，cpu0跑linux，cpu1跑裸程序。
ZYNQ双核AMP官方例程（双核分别跑Linux+裸机实现核间通信）
04-25
在本文中，我们将深入探讨基于Xilinx ZYNQ平台的双核异构处理系统（Heterogeneous Processing System, HPS）实现的AMP（Asymmetric Multi-Processing）模式下的Linux与裸机程序之间的核间通信。Xilinx ZYNQ是集成ARM...
突破多核藩篱：Zynq AMP模式下CPU1独占外部中断的终极指南
最新发布
QQ_778132974的博客
05-09 151
在自动驾驶控制系统中，当CPU0正在处理复杂的图像识别算法时，CPU1必须立即响应毫米波雷达的碰撞预警中断——这种"双脑协同"的场景正是Zynq AMP模式的精髓所在。然而现实往往比理想骨感，工程师们常常发现精心配置的中断会被"隔壁"的CPU核心半路截胡。本文将带您破解多核中断抢占的迷局，实现真正意义上的与。
ZYNQ AMP简单例子 01
jjinl的专栏
11-29 552
ZYNQ AMP
ZYNQ配置AMP模式（linux+裸机）
qq_36246937的博客
04-04 4488
使用的是正点原子zynq开发板。
ZYNQ AMP Linux+FreeRTOS笔记
jjinl的专栏
12-01 2996
ZYNQ, AMP, EBAZ4205
如何验证 Zynq AMP 模式下 CPU1 的中断是否正常触发？
03-28
<think>好的，我现在需要回答用户关于在Zynq AMP模式下验证CPU1中断触发正确性的问题。首先，我得回想一下Zynq AMP模式的基本概念。AMP是Asymmetric Multiprocessing，即非对称多处理，两个CPU核心独立运行不同的操作系统或裸机程序，共享部分资源。这时候中断的管理需要特别注意，因为两个核心可能都需要处理中断，但配置不当会导致冲突或者无法触发。 用户的问题是如何验证CPU1的中断触发是否正确。那我得先了解在AMP模式下，中断控制器（GIC）的配置。Zynq的中断分为SPI（共享外设中断）和PPI（私有外设中断）。通常，CPU0和CPU1的中断需要正确分配到各自的核，尤其是当它们运行不同系统时，需要避免中断被错误地路由或屏蔽。 接下来，我应该考虑验证的步骤。首先，确认中断控制器的配置是否正确，比如分配特定的中断源给CPU1。然后，编写测试程序，在CPU1上注册中断服务程序（ISR），并触发该中断，观察是否能正确进入ISR。可能需要使用硬件调试工具，比如逻辑分析仪或者JTAG，来监测中断信号的实际触发情况。同时，软件方面可以通过打印日志或点亮LED来确认中断处理函数的执行。 另外，共享资源的使用需要注意同步机制，比如使用硬件信号量或者内存中的共享区域来协调两个CPU核心的操作，避免竞争条件。例如，在触发中断前，CPU0可能需要设置一个标志位，CPU1在中断处理中检查这个标志位，确保中断是由预期的事件触发的。 还有，用户可能需要知道具体的技术细节，比如如何配置GIC的寄存器，如何设置中断优先级和处理器目标。例如，GIC的Distributor寄存器需要配置来将某个中断分配到CPU1。同时，在CPU1的代码中，需要使能中断，并编写对应的ISR。 可能的验证方法包括软件触发中断，比如通过软件生成中断（SGI），这种中断可以定向到特定的CPU核心，从而测试CPU1的中断响应能力。此外，使用外设如GPIO产生硬件中断，观察CPU1是否能正确处理。 还需要考虑缓存一致性的问题，尤其是在两个核心共享内存时，确保中断触发信号和相关的状态标志在内存中的更新能被正确同步。可能需要使用内存屏障指令或者缓存维护操作。 最后，总结步骤可能包括：配置GIC，编写测试程序，使用软件或硬件触发中断，监控中断响应，验证ISR的执行，以及检查共享资源的同步情况。同时，引用相关的文档或资料，比如Xilinx的UG585手册，来支持这些步骤的正确性。</think>在Zynq AMP模式下验证CPU1的中断触发正确性，需结合硬件配置与软件调试。以下是分步验证方法： --- ### **1. 中断控制器（GIC）配置** - **分配中断源**：在GIC Distributor中，将目标中断（如PPI或SPI）配置为仅由CPU1处理。例如，通过设置`ICDIPTR`寄存器指定中断目标CPU[^1]。 - **使能中断**：在CPU1的中断控制器（GIC CPU Interface）中使能中断响应，例如设置`ICCICR`寄存器。 --- ### **2. 编写测试程序** - **CPU1的中断服务程序（ISR）**：在CPU1的代码中注册ISR，并在其中添加标志位修改或日志输出（如通过UART打印消息）。 ```c void __irq test_isr(void) { // 清除中断标志 *（volatile uint32_t*）INTC_Clear_Reg = 1; // 记录中断触发 printf("CPU1中断触发成功\n"); } ``` - **共享内存同步**：在共享内存中定义状态变量（如`flag`），CPU0触发中断前修改`flag`，CPU1在ISR中验证`flag`值。 --- ### **3. 触发中断** - **软件触发（SGI）**：从CPU0发送软件生成中断（SGI）到CPU1，例如通过写`ICDSGIR`寄存器[^1]。 ```c // CPU0代码 *(volatile uint32_t*)ICDSGIR = (1 << 16) | (IRQ_ID &amp; 0xF); // 发送SGI到CPU1 ``` - **硬件触发**：配置外设（如GPIO）产生中断信号，观察CPU1是否响应。 --- ### **4. 调试与验证** - **逻辑分析仪**：监测中断信号线（如IRQ引脚）的电平变化，确认中断是否被触发。 - **JTAG调试**：通过JTAG连接CPU1，单步执行代码并观察ISR是否被调用。 - **日志输出**：通过UART或共享内存输出调试信息，确认ISR执行路径。 --- ### **5. 同步机制检查** - **信号量/锁**：若使用共享资源（如DDR、外设），需验证硬件信号量（如SLCR寄存器）或原子操作是否避免竞争。 - **缓存一致性**：确保共享内存区域配置为“非缓存”或通过`Xil_DCacheFlush()`同步数据。 --- ### **常见问题** - **中断未触发**：检查GIC配置、中断优先级和CPU1的中断全局使能位。 - **ISR未执行**：确认向量表地址正确，且未因内存保护（如MMU）导致访问异常。 ---
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值