由于外设的处理速度远远慢于CPU的处理速度 为了保证CPU和外设的数据通信正确,一般呢首先可能考虑使用死循环等待,如果死循环的时间过程长,会大大降低CPU的利用率。使用中断机制,当CPU发现设备没有准备就绪, CPU干其他的事情(比如做一个算法)一旦外设准备好了,外设会给CPU发送一个中断电信号 ,CPU一旦接收到了这个中断电信号,CPU停止当前的 任务,转去处理外设,处理完毕以后,再去接着执行原先被打断的任务。
一,ZYNQ中断底层
部分 PL 到 PS 部分的中断,经过中断控制分配器(ICD),同时进入CPU1和CPU0。查询下面表格,可以看到PL到PS部分一共有20个中断可以使用。4 个快速中断(PPI),即IRQF2P[19:16];
16个共享中断(SPI),即 IRQF2P[7:0],IRQF2P[15:8],16个中断可以任意定义。
中断一共三种类型:软件中断,私有中断和共享外设中断。


ZYNQ平台PL中断到PS的处理机制与实践
本文详细介绍了ZYNQ FPGA开发中如何利用中断机制提高CPU效率,重点阐述了ZYNQ的中断类型、中断控制器的工作原理,以及在SDK中中断的配置和处理流程。通过实例分析了PL端中断触发PS端的中断处理,包括中断的触发方式设置和中断处理函数的注册。最后,提供了两个裸机中断实战案例,涉及SPI接口的共享中断数据传输。
订阅专栏 解锁全文
287

被折叠的 条评论
为什么被折叠?



